CC35xxDriverLibrary
Macros
hw_i2c.h File Reference
This graph shows which files directly or indirectly include this file:

Go to the source code of this file.

Macros

#define I2C_O_GFCTL   0x00000100U
 
#define I2C_O_CSA   0x00000104U
 
#define I2C_O_CCTR   0x00000108U
 
#define I2C_O_CSR   0x0000010CU
 
#define I2C_O_CTPR   0x00000110U
 
#define I2C_O_CCR   0x00000114U
 
#define I2C_O_CBMON   0x00000118U
 
#define I2C_O_TOAR   0x0000011CU
 
#define I2C_O_TOAR2   0x00000120U
 
#define I2C_O_TCTR   0x00000124U
 
#define I2C_O_TSR   0x00000128U
 
#define I2C_O_RXDATA   0x0000012CU
 
#define I2C_O_TXDATA   0x00000130U
 
#define I2C_O_TACKCTL   0x00000134U
 
#define I2C_O_FIFOCTL   0x00000138U
 
#define I2C_O_FIFOSR   0x0000013CU
 
#define I2C_O_FCLKDIV   0x00000140U
 
#define I2C_O_PDBGCTL   0x00000000U
 
#define I2C_O_EVENT0_IMASK   0x00000004U
 
#define I2C_O_EVENT0_RIS   0x00000008U
 
#define I2C_O_EVENT0_MIS   0x0000000CU
 
#define I2C_O_EVENT0_IEN   0x00000010U
 
#define I2C_O_EVENT0_IDIS   0x00000014U
 
#define I2C_O_EVENT0_IMEN   0x00000018U
 
#define I2C_O_EVENT0_IMDIS   0x0000001CU
 
#define I2C_O_EVT_MODE   0x00000020U
 
#define I2C_O_DESC   0x00000024U
 
#define I2C_O_CLKCFG   0x00001000U
 
#define I2C_GFCTL_GFSEL_W   4U
 
#define I2C_GFCTL_GFSEL_M   0x0000000FU
 
#define I2C_GFCTL_GFSEL_S   0U
 
#define I2C_GFCTL_GFSEL_DIS   0x00000000U
 
#define I2C_GFCTL_GFSEL_CLK_1   0x00000001U
 
#define I2C_GFCTL_GFSEL_CLK_2   0x00000002U
 
#define I2C_GFCTL_GFSEL_CLK_3   0x00000003U
 
#define I2C_GFCTL_GFSEL_CLK_4   0x00000004U
 
#define I2C_GFCTL_GFSEL_CLK_5   0x00000005U
 
#define I2C_GFCTL_GFSEL_CLK_6   0x00000006U
 
#define I2C_GFCTL_GFSEL_CLK_7   0x00000007U
 
#define I2C_GFCTL_GFSEL_CLK_8   0x00000008U
 
#define I2C_GFCTL_GFSEL_CLK_9   0x00000009U
 
#define I2C_GFCTL_GFSEL_CLK_A   0x0000000AU
 
#define I2C_GFCTL_GFSEL_CLK_B   0x0000000BU
 
#define I2C_GFCTL_GFSEL_CLK_C   0x0000000CU
 
#define I2C_GFCTL_GFSEL_CLK_D   0x0000000DU
 
#define I2C_GFCTL_GFSEL_CLK_E   0x0000000EU
 
#define I2C_GFCTL_GFSEL_CLK_F   0x0000000FU
 
#define I2C_CSA_DIR   0x00000001U
 
#define I2C_CSA_DIR_M   0x00000001U
 
#define I2C_CSA_DIR_S   0U
 
#define I2C_CSA_DIR_TRANSMIT   0x00000000U
 
#define I2C_CSA_DIR_RECEIVE   0x00000001U
 
#define I2C_CSA_TADDR_W   10U
 
#define I2C_CSA_TADDR_M   0x000007FEU
 
#define I2C_CSA_TADDR_S   1U
 
#define I2C_CSA_TADDR_MINIMUM   0x00000000U
 
#define I2C_CSA_TADDR_MAXIMUM   0x000007FEU
 
#define I2C_CSA_CMODE   0x00008000U
 
#define I2C_CSA_CMODE_M   0x00008000U
 
#define I2C_CSA_CMODE_S   15U
 
#define I2C_CSA_CMODE_SEVEN_BIT   0x00000000U
 
#define I2C_CSA_CMODE_TEN_BIT   0x00008000U
 
#define I2C_CCTR_BURSTRUN   0x00000001U
 
#define I2C_CCTR_BURSTRUN_M   0x00000001U
 
#define I2C_CCTR_BURSTRUN_S   0U
 
#define I2C_CCTR_BURSTRUN_DIS   0x00000000U
 
#define I2C_CCTR_BURSTRUN_EN   0x00000001U
 
#define I2C_CCTR_START   0x00000002U
 
#define I2C_CCTR_START_M   0x00000002U
 
#define I2C_CCTR_START_S   1U
 
#define I2C_CCTR_START_DIS_START   0x00000000U
 
#define I2C_CCTR_START_EN_START   0x00000002U
 
#define I2C_CCTR_STOP   0x00000004U
 
#define I2C_CCTR_STOP_M   0x00000004U
 
#define I2C_CCTR_STOP_S   2U
 
#define I2C_CCTR_STOP_DIS_STOP   0x00000000U
 
#define I2C_CCTR_STOP_EN_STOP   0x00000004U
 
#define I2C_CCTR_ACK   0x00000008U
 
#define I2C_CCTR_ACK_M   0x00000008U
 
#define I2C_CCTR_ACK_S   3U
 
#define I2C_CCTR_ACK_DIS_ACK   0x00000000U
 
#define I2C_CCTR_ACK_EN_ACK   0x00000008U
 
#define I2C_CCTR_CACKOEN   0x00000010U
 
#define I2C_CCTR_CACKOEN_M   0x00000010U
 
#define I2C_CCTR_CACKOEN_S   4U
 
#define I2C_CCTR_CACKOEN_EN   0x00000010U
 
#define I2C_CCTR_CACKOEN_DIS   0x00000000U
 
#define I2C_CCTR_RDONTXEMPTY   0x00000020U
 
#define I2C_CCTR_RDONTXEMPTY_M   0x00000020U
 
#define I2C_CCTR_RDONTXEMPTY_S   5U
 
#define I2C_CCTR_RDONTXEMPTY_EN   0x00000020U
 
#define I2C_CCTR_RDONTXEMPTY_DIS   0x00000000U
 
#define I2C_CCTR_MBLEN_W   12U
 
#define I2C_CCTR_MBLEN_M   0x0FFF0000U
 
#define I2C_CCTR_MBLEN_S   16U
 
#define I2C_CCTR_MBLEN_MINIMUM   0x00000000U
 
#define I2C_CCTR_MBLEN_MAXIMUM   0x0FFF0000U
 
#define I2C_CSR_BUSY   0x00000001U
 
#define I2C_CSR_BUSY_M   0x00000001U
 
#define I2C_CSR_BUSY_S   0U
 
#define I2C_CSR_BUSY_CLEAR   0x00000000U
 
#define I2C_CSR_BUSY_SET   0x00000001U
 
#define I2C_CSR_ERR   0x00000002U
 
#define I2C_CSR_ERR_M   0x00000002U
 
#define I2C_CSR_ERR_S   1U
 
#define I2C_CSR_ERR_CLEAR   0x00000000U
 
#define I2C_CSR_ERR_SET   0x00000002U
 
#define I2C_CSR_ADRACK   0x00000004U
 
#define I2C_CSR_ADRACK_M   0x00000004U
 
#define I2C_CSR_ADRACK_S   2U
 
#define I2C_CSR_ADRACK_CLEAR   0x00000000U
 
#define I2C_CSR_ADRACK_SET   0x00000004U
 
#define I2C_CSR_DATACK   0x00000008U
 
#define I2C_CSR_DATACK_M   0x00000008U
 
#define I2C_CSR_DATACK_S   3U
 
#define I2C_CSR_DATACK_CLEAR   0x00000000U
 
#define I2C_CSR_DATACK_SET   0x00000008U
 
#define I2C_CSR_ARBLST   0x00000010U
 
#define I2C_CSR_ARBLST_M   0x00000010U
 
#define I2C_CSR_ARBLST_S   4U
 
#define I2C_CSR_ARBLST_CLEAR   0x00000000U
 
#define I2C_CSR_ARBLST_SET   0x00000010U
 
#define I2C_CSR_IDLE   0x00000020U
 
#define I2C_CSR_IDLE_M   0x00000020U
 
#define I2C_CSR_IDLE_S   5U
 
#define I2C_CSR_IDLE_CLEAR   0x00000000U
 
#define I2C_CSR_IDLE_SET   0x00000020U
 
#define I2C_CSR_BUSBSY   0x00000040U
 
#define I2C_CSR_BUSBSY_M   0x00000040U
 
#define I2C_CSR_BUSBSY_S   6U
 
#define I2C_CSR_BUSBSY_CLEAR   0x00000000U
 
#define I2C_CSR_BUSBSY_SET   0x00000040U
 
#define I2C_CSR_CBCNT_W   12U
 
#define I2C_CSR_CBCNT_M   0x0FFF0000U
 
#define I2C_CSR_CBCNT_S   16U
 
#define I2C_CSR_CBCNT_MAXIMUM   0x0FFF0000U
 
#define I2C_CSR_CBCNT_MINIMUM   0x00000000U
 
#define I2C_CTPR_TPR_W   7U
 
#define I2C_CTPR_TPR_M   0x0000007FU
 
#define I2C_CTPR_TPR_S   0U
 
#define I2C_CTPR_TPR_MINIMUM   0x00000000U
 
#define I2C_CTPR_TPR_MAXIMUM   0x0000007FU
 
#define I2C_CCR_ACTIVE   0x00000001U
 
#define I2C_CCR_ACTIVE_M   0x00000001U
 
#define I2C_CCR_ACTIVE_S   0U
 
#define I2C_CCR_ACTIVE_DIS   0x00000000U
 
#define I2C_CCR_ACTIVE_EN   0x00000001U
 
#define I2C_CCR_MCST   0x00000002U
 
#define I2C_CCR_MCST_M   0x00000002U
 
#define I2C_CCR_MCST_S   1U
 
#define I2C_CCR_MCST_DIS   0x00000000U
 
#define I2C_CCR_MCST_EN   0x00000002U
 
#define I2C_CCR_CLKSTRETCH   0x00000004U
 
#define I2C_CCR_CLKSTRETCH_M   0x00000004U
 
#define I2C_CCR_CLKSTRETCH_S   2U
 
#define I2C_CCR_CLKSTRETCH_DIS   0x00000000U
 
#define I2C_CCR_CLKSTRETCH_EN   0x00000004U
 
#define I2C_CCR_LPBK   0x00000100U
 
#define I2C_CCR_LPBK_M   0x00000100U
 
#define I2C_CCR_LPBK_S   8U
 
#define I2C_CCR_LPBK_DIS   0x00000000U
 
#define I2C_CCR_LPBK_EN   0x00000100U
 
#define I2C_CBMON_SCL   0x00000001U
 
#define I2C_CBMON_SCL_M   0x00000001U
 
#define I2C_CBMON_SCL_S   0U
 
#define I2C_CBMON_SCL_CLEAR   0x00000000U
 
#define I2C_CBMON_SCL_SET   0x00000001U
 
#define I2C_CBMON_SDA   0x00000002U
 
#define I2C_CBMON_SDA_M   0x00000002U
 
#define I2C_CBMON_SDA_S   1U
 
#define I2C_CBMON_SDA_CLEAR   0x00000000U
 
#define I2C_CBMON_SDA_SET   0x00000002U
 
#define I2C_TOAR_OAR_W   10U
 
#define I2C_TOAR_OAR_M   0x000003FFU
 
#define I2C_TOAR_OAR_S   0U
 
#define I2C_TOAR_OAR_MINIMUM   0x00000000U
 
#define I2C_TOAR_OAR_MAXIMUM   0x000003FFU
 
#define I2C_TOAR_OAREN   0x00004000U
 
#define I2C_TOAR_OAREN_M   0x00004000U
 
#define I2C_TOAR_OAREN_S   14U
 
#define I2C_TOAR_OAREN_EN   0x00004000U
 
#define I2C_TOAR_OAREN_DIS   0x00000000U
 
#define I2C_TOAR_MODE   0x00008000U
 
#define I2C_TOAR_MODE_M   0x00008000U
 
#define I2C_TOAR_MODE_S   15U
 
#define I2C_TOAR_MODE_SEVEN_BIT   0x00000000U
 
#define I2C_TOAR_MODE_TEN_BIT   0x00008000U
 
#define I2C_TOAR2_OAR2_W   7U
 
#define I2C_TOAR2_OAR2_M   0x0000007FU
 
#define I2C_TOAR2_OAR2_S   0U
 
#define I2C_TOAR2_OAR2_MINIMUM   0x00000000U
 
#define I2C_TOAR2_OAR2_MAXIMUM   0x0000007FU
 
#define I2C_TOAR2_OAR2EN   0x00000080U
 
#define I2C_TOAR2_OAR2EN_M   0x00000080U
 
#define I2C_TOAR2_OAR2EN_S   7U
 
#define I2C_TOAR2_OAR2EN_DIS   0x00000000U
 
#define I2C_TOAR2_OAR2EN_EN   0x00000080U
 
#define I2C_TOAR2_OAR2_MASK_W   7U
 
#define I2C_TOAR2_OAR2_MASK_M   0x007F0000U
 
#define I2C_TOAR2_OAR2_MASK_S   16U
 
#define I2C_TOAR2_OAR2_MASK_MINIMUM   0x00000000U
 
#define I2C_TOAR2_OAR2_MASK_MAXIMUM   0x007F0000U
 
#define I2C_TCTR_ACTIVE   0x00000001U
 
#define I2C_TCTR_ACTIVE_M   0x00000001U
 
#define I2C_TCTR_ACTIVE_S   0U
 
#define I2C_TCTR_ACTIVE_DIS   0x00000000U
 
#define I2C_TCTR_ACTIVE_EN   0x00000001U
 
#define I2C_TCTR_GENCALL   0x00000002U
 
#define I2C_TCTR_GENCALL_M   0x00000002U
 
#define I2C_TCTR_GENCALL_S   1U
 
#define I2C_TCTR_GENCALL_DIS   0x00000000U
 
#define I2C_TCTR_GENCALL_EN   0x00000002U
 
#define I2C_TCTR_CLKSTRETCH   0x00000004U
 
#define I2C_TCTR_CLKSTRETCH_M   0x00000004U
 
#define I2C_TCTR_CLKSTRETCH_S   2U
 
#define I2C_TCTR_CLKSTRETCH_EN   0x00000004U
 
#define I2C_TCTR_CLKSTRETCH_DIS   0x00000000U
 
#define I2C_TCTR_TXEMPTYONTREQ   0x00000008U
 
#define I2C_TCTR_TXEMPTYONTREQ_M   0x00000008U
 
#define I2C_TCTR_TXEMPTYONTREQ_S   3U
 
#define I2C_TCTR_TXEMPTYONTREQ_EN   0x00000008U
 
#define I2C_TCTR_TXEMPTYONTREQ_DIS   0x00000000U
 
#define I2C_TCTR_TXTRIGXMODE   0x00000010U
 
#define I2C_TCTR_TXTRIGXMODE_M   0x00000010U
 
#define I2C_TCTR_TXTRIGXMODE_S   4U
 
#define I2C_TCTR_TXTRIGXMODE_EN   0x00000010U
 
#define I2C_TCTR_TXTRIGXMODE_DIS   0x00000000U
 
#define I2C_TCTR_TXWAITSTALETXFIFO   0x00000020U
 
#define I2C_TCTR_TXWAITSTALETXFIFO_M   0x00000020U
 
#define I2C_TCTR_TXWAITSTALETXFIFO_S   5U
 
#define I2C_TCTR_TXWAITSTALETXFIFO_EN   0x00000020U
 
#define I2C_TCTR_TXWAITSTALETXFIFO_DIS   0x00000000U
 
#define I2C_TCTR_RXFULLONRREQ   0x00000040U
 
#define I2C_TCTR_RXFULLONRREQ_M   0x00000040U
 
#define I2C_TCTR_RXFULLONRREQ_S   6U
 
#define I2C_TCTR_RXFULLONRREQ_EN   0x00000040U
 
#define I2C_TCTR_RXFULLONRREQ_DIS   0x00000000U
 
#define I2C_TCTR_ENALRESPADR   0x00000100U
 
#define I2C_TCTR_ENALRESPADR_M   0x00000100U
 
#define I2C_TCTR_ENALRESPADR_S   8U
 
#define I2C_TCTR_ENALRESPADR_EN   0x00000100U
 
#define I2C_TCTR_ENALRESPADR_DIS   0x00000000U
 
#define I2C_TCTR_ENDEFDEVADR   0x00000200U
 
#define I2C_TCTR_ENDEFDEVADR_M   0x00000200U
 
#define I2C_TCTR_ENDEFDEVADR_S   9U
 
#define I2C_TCTR_ENDEFDEVADR_EN   0x00000200U
 
#define I2C_TCTR_ENDEFDEVADR_DIS   0x00000000U
 
#define I2C_TSR_RREQ   0x00000001U
 
#define I2C_TSR_RREQ_M   0x00000001U
 
#define I2C_TSR_RREQ_S   0U
 
#define I2C_TSR_RREQ_CLEAR   0x00000000U
 
#define I2C_TSR_RREQ_SET   0x00000001U
 
#define I2C_TSR_TREQ   0x00000002U
 
#define I2C_TSR_TREQ_M   0x00000002U
 
#define I2C_TSR_TREQ_S   1U
 
#define I2C_TSR_TREQ_CLEAR   0x00000000U
 
#define I2C_TSR_TREQ_SET   0x00000002U
 
#define I2C_TSR_RXMODE   0x00000004U
 
#define I2C_TSR_RXMODE_M   0x00000004U
 
#define I2C_TSR_RXMODE_S   2U
 
#define I2C_TSR_RXMODE_SET   0x00000004U
 
#define I2C_TSR_RXMODE_CLEAR   0x00000000U
 
#define I2C_TSR_OAR2SEL   0x00000008U
 
#define I2C_TSR_OAR2SEL_M   0x00000008U
 
#define I2C_TSR_OAR2SEL_S   3U
 
#define I2C_TSR_OAR2SEL_CLEAR   0x00000000U
 
#define I2C_TSR_OAR2SEL_SET   0x00000008U
 
#define I2C_TSR_BUSBSY   0x00000040U
 
#define I2C_TSR_BUSBSY_M   0x00000040U
 
#define I2C_TSR_BUSBSY_S   6U
 
#define I2C_TSR_BUSBSY_SET   0x00000040U
 
#define I2C_TSR_BUSBSY_CLEAR   0x00000000U
 
#define I2C_TSR_TXMODE   0x00000080U
 
#define I2C_TSR_TXMODE_M   0x00000080U
 
#define I2C_TSR_TXMODE_S   7U
 
#define I2C_TSR_TXMODE_SET   0x00000080U
 
#define I2C_TSR_TXMODE_CLEAR   0x00000000U
 
#define I2C_TSR_STALETXFIFO   0x00000100U
 
#define I2C_TSR_STALETXFIFO_M   0x00000100U
 
#define I2C_TSR_STALETXFIFO_S   8U
 
#define I2C_TSR_STALETXFIFO_SET   0x00000100U
 
#define I2C_TSR_STALETXFIFO_CLEAR   0x00000000U
 
#define I2C_TSR_ADDRMATCH_W   10U
 
#define I2C_TSR_ADDRMATCH_M   0x0007FE00U
 
#define I2C_TSR_ADDRMATCH_S   9U
 
#define I2C_TSR_ADDRMATCH_MINIMUM   0x00000000U
 
#define I2C_TSR_ADDRMATCH_MAXIMUM   0x0007FE00U
 
#define I2C_RXDATA_VALUE_W   8U
 
#define I2C_RXDATA_VALUE_M   0x000000FFU
 
#define I2C_RXDATA_VALUE_S   0U
 
#define I2C_RXDATA_VALUE_MINIMUM   0x00000000U
 
#define I2C_RXDATA_VALUE_MAXIMUM   0x000000FFU
 
#define I2C_TXDATA_VALUE_W   8U
 
#define I2C_TXDATA_VALUE_M   0x000000FFU
 
#define I2C_TXDATA_VALUE_S   0U
 
#define I2C_TXDATA_VALUE_MINIMUM   0x00000000U
 
#define I2C_TXDATA_VALUE_MAXIMUM   0x000000FFU
 
#define I2C_TACKCTL_ACKOEN   0x00000001U
 
#define I2C_TACKCTL_ACKOEN_M   0x00000001U
 
#define I2C_TACKCTL_ACKOEN_S   0U
 
#define I2C_TACKCTL_ACKOEN_DIS   0x00000000U
 
#define I2C_TACKCTL_ACKOEN_EN   0x00000001U
 
#define I2C_TACKCTL_ACKOVAL   0x00000002U
 
#define I2C_TACKCTL_ACKOVAL_M   0x00000002U
 
#define I2C_TACKCTL_ACKOVAL_S   1U
 
#define I2C_TACKCTL_ACKOVAL_DIS   0x00000000U
 
#define I2C_TACKCTL_ACKOVAL_EN   0x00000002U
 
#define I2C_TACKCTL_ACKOENONSTART   0x00000004U
 
#define I2C_TACKCTL_ACKOENONSTART_M   0x00000004U
 
#define I2C_TACKCTL_ACKOENONSTART_S   2U
 
#define I2C_TACKCTL_ACKOENONSTART_EN   0x00000004U
 
#define I2C_TACKCTL_ACKOENONSTART_DIS   0x00000000U
 
#define I2C_FIFOCTL_TXTRIG_W   3U
 
#define I2C_FIFOCTL_TXTRIG_M   0x00000007U
 
#define I2C_FIFOCTL_TXTRIG_S   0U
 
#define I2C_FIFOCTL_TXTRIG_EMPTY   0x00000000U
 
#define I2C_FIFOCTL_TXTRIG_LEVEL_1   0x00000001U
 
#define I2C_FIFOCTL_TXTRIG_LEVEL_2   0x00000002U
 
#define I2C_FIFOCTL_TXTRIG_LEVEL_3   0x00000003U
 
#define I2C_FIFOCTL_TXTRIG_LEVEL_6   0x00000006U
 
#define I2C_FIFOCTL_TXTRIG_LEVEL_4   0x00000004U
 
#define I2C_FIFOCTL_TXTRIG_LEVEL_5   0x00000005U
 
#define I2C_FIFOCTL_TXTRIG_LEVEL_7   0x00000007U
 
#define I2C_FIFOCTL_TXFLUSH   0x00000080U
 
#define I2C_FIFOCTL_TXFLUSH_M   0x00000080U
 
#define I2C_FIFOCTL_TXFLUSH_S   7U
 
#define I2C_FIFOCTL_TXFLUSH_DIS   0x00000000U
 
#define I2C_FIFOCTL_TXFLUSH_EN   0x00000080U
 
#define I2C_FIFOCTL_RXTRIG_W   3U
 
#define I2C_FIFOCTL_RXTRIG_M   0x00000700U
 
#define I2C_FIFOCTL_RXTRIG_S   8U
 
#define I2C_FIFOCTL_RXTRIG_LEVEL_1   0x00000000U
 
#define I2C_FIFOCTL_RXTRIG_LEVEL_2   0x00000100U
 
#define I2C_FIFOCTL_RXTRIG_LEVEL_3   0x00000200U
 
#define I2C_FIFOCTL_RXTRIG_LEVEL_4   0x00000300U
 
#define I2C_FIFOCTL_RXTRIG_LEVEL_5   0x00000400U
 
#define I2C_FIFOCTL_RXTRIG_LEVEL_6   0x00000500U
 
#define I2C_FIFOCTL_RXTRIG_LEVEL_7   0x00000600U
 
#define I2C_FIFOCTL_RXTRIG_LEVEL_8   0x00000700U
 
#define I2C_FIFOCTL_RXFLUSH   0x00008000U
 
#define I2C_FIFOCTL_RXFLUSH_M   0x00008000U
 
#define I2C_FIFOCTL_RXFLUSH_S   15U
 
#define I2C_FIFOCTL_RXFLUSH_DIS   0x00000000U
 
#define I2C_FIFOCTL_RXFLUSH_EN   0x00008000U
 
#define I2C_FIFOSR_RXFIFOCNT_W   4U
 
#define I2C_FIFOSR_RXFIFOCNT_M   0x0000000FU
 
#define I2C_FIFOSR_RXFIFOCNT_S   0U
 
#define I2C_FIFOSR_RXFIFOCNT_MINIMUM   0x00000000U
 
#define I2C_FIFOSR_RXFIFOCNT_MAXIMUM   0x00000008U
 
#define I2C_FIFOSR_RXFLUSH   0x00000080U
 
#define I2C_FIFOSR_RXFLUSH_M   0x00000080U
 
#define I2C_FIFOSR_RXFLUSH_S   7U
 
#define I2C_FIFOSR_RXFLUSH_CLEAR   0x00000000U
 
#define I2C_FIFOSR_RXFLUSH_SET   0x00000080U
 
#define I2C_FIFOSR_TXFIFOCNT_W   4U
 
#define I2C_FIFOSR_TXFIFOCNT_M   0x00000F00U
 
#define I2C_FIFOSR_TXFIFOCNT_S   8U
 
#define I2C_FIFOSR_TXFIFOCNT_MINIMUM   0x00000000U
 
#define I2C_FIFOSR_TXFIFOCNT_MAXIMUM   0x00000800U
 
#define I2C_FIFOSR_TXFLUSH   0x00008000U
 
#define I2C_FIFOSR_TXFLUSH_M   0x00008000U
 
#define I2C_FIFOSR_TXFLUSH_S   15U
 
#define I2C_FIFOSR_TXFLUSH_CLEAR   0x00000000U
 
#define I2C_FIFOSR_TXFLUSH_SET   0x00008000U
 
#define I2C_FCLKDIV_FCLKDIV_W   4U
 
#define I2C_FCLKDIV_FCLKDIV_M   0x0000000FU
 
#define I2C_FCLKDIV_FCLKDIV_S   0U
 
#define I2C_FCLKDIV_FCLKDIV_BY_1   0x00000000U
 
#define I2C_FCLKDIV_FCLKDIV_BY_2   0x00000001U
 
#define I2C_FCLKDIV_FCLKDIV_BY_4   0x00000002U
 
#define I2C_FCLKDIV_FCLKDIV_BY_5   0x00000003U
 
#define I2C_FCLKDIV_FCLKDIV_BY_8   0x00000004U
 
#define I2C_FCLKDIV_FCLKDIV_BY_10   0x00000005U
 
#define I2C_FCLKDIV_FCLKDIV_BY_16   0x00000006U
 
#define I2C_FCLKDIV_FCLKDIV_BY_20   0x00000007U
 
#define I2C_FCLKDIV_FCLKDIV_BY_25   0x00000008U
 
#define I2C_FCLKDIV_FCLKDIV_BY_32   0x00000009U
 
#define I2C_FCLKDIV_FCLKDIV_BY_40   0x0000000AU
 
#define I2C_FCLKDIV_FCLKDIV_BY_80   0x0000000BU
 
#define I2C_PDBGCTL_FREE   0x00000001U
 
#define I2C_PDBGCTL_FREE_M   0x00000001U
 
#define I2C_PDBGCTL_FREE_S   0U
 
#define I2C_PDBGCTL_FREE_DIS   0x00000000U
 
#define I2C_PDBGCTL_FREE_EN   0x00000001U
 
#define I2C_PDBGCTL_SOFT   0x00000002U
 
#define I2C_PDBGCTL_SOFT_M   0x00000002U
 
#define I2C_PDBGCTL_SOFT_S   1U
 
#define I2C_PDBGCTL_SOFT_DIS   0x00000000U
 
#define I2C_PDBGCTL_SOFT_EN   0x00000002U
 
#define I2C_EVENT0_IMASK_CRXDONE   0x00000001U
 
#define I2C_EVENT0_IMASK_CRXDONE_M   0x00000001U
 
#define I2C_EVENT0_IMASK_CRXDONE_S   0U
 
#define I2C_EVENT0_IMASK_CRXDONE_EN   0x00000001U
 
#define I2C_EVENT0_IMASK_CRXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_CTXDONE   0x00000002U
 
#define I2C_EVENT0_IMASK_CTXDONE_M   0x00000002U
 
#define I2C_EVENT0_IMASK_CTXDONE_S   1U
 
#define I2C_EVENT0_IMASK_CTXDONE_EN   0x00000002U
 
#define I2C_EVENT0_IMASK_CTXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_RXFIFOTRGC   0x00000004U
 
#define I2C_EVENT0_IMASK_RXFIFOTRGC_M   0x00000004U
 
#define I2C_EVENT0_IMASK_RXFIFOTRGC_S   2U
 
#define I2C_EVENT0_IMASK_RXFIFOTRGC_EN   0x00000004U
 
#define I2C_EVENT0_IMASK_RXFIFOTRGC_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_TXFIFOTRGC   0x00000008U
 
#define I2C_EVENT0_IMASK_TXFIFOTRGC_M   0x00000008U
 
#define I2C_EVENT0_IMASK_TXFIFOTRGC_S   3U
 
#define I2C_EVENT0_IMASK_TXFIFOTRGC_EN   0x00000008U
 
#define I2C_EVENT0_IMASK_TXFIFOTRGC_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_RXFIFOFULLC   0x00000010U
 
#define I2C_EVENT0_IMASK_RXFIFOFULLC_M   0x00000010U
 
#define I2C_EVENT0_IMASK_RXFIFOFULLC_S   4U
 
#define I2C_EVENT0_IMASK_RXFIFOFULLC_EN   0x00000010U
 
#define I2C_EVENT0_IMASK_RXFIFOFULLC_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_TXEMPTYC   0x00000020U
 
#define I2C_EVENT0_IMASK_TXEMPTYC_M   0x00000020U
 
#define I2C_EVENT0_IMASK_TXEMPTYC_S   5U
 
#define I2C_EVENT0_IMASK_TXEMPTYC_EN   0x00000020U
 
#define I2C_EVENT0_IMASK_TXEMPTYC_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_CNACK   0x00000040U
 
#define I2C_EVENT0_IMASK_CNACK_M   0x00000040U
 
#define I2C_EVENT0_IMASK_CNACK_S   6U
 
#define I2C_EVENT0_IMASK_CNACK_EN   0x00000040U
 
#define I2C_EVENT0_IMASK_CNACK_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_CSTART   0x00000080U
 
#define I2C_EVENT0_IMASK_CSTART_M   0x00000080U
 
#define I2C_EVENT0_IMASK_CSTART_S   7U
 
#define I2C_EVENT0_IMASK_CSTART_EN   0x00000080U
 
#define I2C_EVENT0_IMASK_CSTART_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_CSTOP   0x00000100U
 
#define I2C_EVENT0_IMASK_CSTOP_M   0x00000100U
 
#define I2C_EVENT0_IMASK_CSTOP_S   8U
 
#define I2C_EVENT0_IMASK_CSTOP_EN   0x00000100U
 
#define I2C_EVENT0_IMASK_CSTOP_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_CARBLOST   0x00000200U
 
#define I2C_EVENT0_IMASK_CARBLOST_M   0x00000200U
 
#define I2C_EVENT0_IMASK_CARBLOST_S   9U
 
#define I2C_EVENT0_IMASK_CARBLOST_EN   0x00000200U
 
#define I2C_EVENT0_IMASK_CARBLOST_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_TRXDONE   0x00010000U
 
#define I2C_EVENT0_IMASK_TRXDONE_M   0x00010000U
 
#define I2C_EVENT0_IMASK_TRXDONE_S   16U
 
#define I2C_EVENT0_IMASK_TRXDONE_EN   0x00010000U
 
#define I2C_EVENT0_IMASK_TRXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_TTXDONE   0x00020000U
 
#define I2C_EVENT0_IMASK_TTXDONE_M   0x00020000U
 
#define I2C_EVENT0_IMASK_TTXDONE_S   17U
 
#define I2C_EVENT0_IMASK_TTXDONE_EN   0x00020000U
 
#define I2C_EVENT0_IMASK_TTXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_RXFIFOTRGMT   0x00040000U
 
#define I2C_EVENT0_IMASK_RXFIFOTRGMT_M   0x00040000U
 
#define I2C_EVENT0_IMASK_RXFIFOTRGMT_S   18U
 
#define I2C_EVENT0_IMASK_RXFIFOTRGMT_EN   0x00040000U
 
#define I2C_EVENT0_IMASK_RXFIFOTRGMT_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_TXFIFOTRGT   0x00080000U
 
#define I2C_EVENT0_IMASK_TXFIFOTRGT_M   0x00080000U
 
#define I2C_EVENT0_IMASK_TXFIFOTRGT_S   19U
 
#define I2C_EVENT0_IMASK_TXFIFOTRGT_EN   0x00080000U
 
#define I2C_EVENT0_IMASK_TXFIFOTRGT_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_RXFIFOFULLT   0x00100000U
 
#define I2C_EVENT0_IMASK_RXFIFOFULLT_M   0x00100000U
 
#define I2C_EVENT0_IMASK_RXFIFOFULLT_S   20U
 
#define I2C_EVENT0_IMASK_RXFIFOFULLT_EN   0x00100000U
 
#define I2C_EVENT0_IMASK_RXFIFOFULLT_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_TXEMPTYT   0x00200000U
 
#define I2C_EVENT0_IMASK_TXEMPTYT_M   0x00200000U
 
#define I2C_EVENT0_IMASK_TXEMPTYT_S   21U
 
#define I2C_EVENT0_IMASK_TXEMPTYT_EN   0x00200000U
 
#define I2C_EVENT0_IMASK_TXEMPTYT_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_TSTART   0x00400000U
 
#define I2C_EVENT0_IMASK_TSTART_M   0x00400000U
 
#define I2C_EVENT0_IMASK_TSTART_S   22U
 
#define I2C_EVENT0_IMASK_TSTART_EN   0x00400000U
 
#define I2C_EVENT0_IMASK_TSTART_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_TSTOP   0x00800000U
 
#define I2C_EVENT0_IMASK_TSTOP_M   0x00800000U
 
#define I2C_EVENT0_IMASK_TSTOP_S   23U
 
#define I2C_EVENT0_IMASK_TSTOP_EN   0x00800000U
 
#define I2C_EVENT0_IMASK_TSTOP_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_TGENCALL   0x01000000U
 
#define I2C_EVENT0_IMASK_TGENCALL_M   0x01000000U
 
#define I2C_EVENT0_IMASK_TGENCALL_S   24U
 
#define I2C_EVENT0_IMASK_TGENCALL_EN   0x01000000U
 
#define I2C_EVENT0_IMASK_TGENCALL_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_TX_UNFL_T   0x02000000U
 
#define I2C_EVENT0_IMASK_TX_UNFL_T_M   0x02000000U
 
#define I2C_EVENT0_IMASK_TX_UNFL_T_S   25U
 
#define I2C_EVENT0_IMASK_TX_UNFL_T_EN   0x02000000U
 
#define I2C_EVENT0_IMASK_TX_UNFL_T_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_RX_OVFL_T   0x04000000U
 
#define I2C_EVENT0_IMASK_RX_OVFL_T_M   0x04000000U
 
#define I2C_EVENT0_IMASK_RX_OVFL_T_S   26U
 
#define I2C_EVENT0_IMASK_RX_OVFL_T_EN   0x04000000U
 
#define I2C_EVENT0_IMASK_RX_OVFL_T_DIS   0x00000000U
 
#define I2C_EVENT0_IMASK_TARBLOST   0x08000000U
 
#define I2C_EVENT0_IMASK_TARBLOST_M   0x08000000U
 
#define I2C_EVENT0_IMASK_TARBLOST_S   27U
 
#define I2C_EVENT0_IMASK_TARBLOST_EN   0x08000000U
 
#define I2C_EVENT0_IMASK_TARBLOST_DIS   0x00000000U
 
#define I2C_EVENT0_RIS_CRXDONE   0x00000001U
 
#define I2C_EVENT0_RIS_CRXDONE_M   0x00000001U
 
#define I2C_EVENT0_RIS_CRXDONE_S   0U
 
#define I2C_EVENT0_RIS_CRXDONE_SET   0x00000001U
 
#define I2C_EVENT0_RIS_CRXDONE_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_CTXDONE   0x00000002U
 
#define I2C_EVENT0_RIS_CTXDONE_M   0x00000002U
 
#define I2C_EVENT0_RIS_CTXDONE_S   1U
 
#define I2C_EVENT0_RIS_CTXDONE_SET   0x00000002U
 
#define I2C_EVENT0_RIS_CTXDONE_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_RXFIFOTRGC   0x00000004U
 
#define I2C_EVENT0_RIS_RXFIFOTRGC_M   0x00000004U
 
#define I2C_EVENT0_RIS_RXFIFOTRGC_S   2U
 
#define I2C_EVENT0_RIS_RXFIFOTRGC_SET   0x00000004U
 
#define I2C_EVENT0_RIS_RXFIFOTRGC_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_TXFIFOTRGC   0x00000008U
 
#define I2C_EVENT0_RIS_TXFIFOTRGC_M   0x00000008U
 
#define I2C_EVENT0_RIS_TXFIFOTRGC_S   3U
 
#define I2C_EVENT0_RIS_TXFIFOTRGC_SET   0x00000008U
 
#define I2C_EVENT0_RIS_TXFIFOTRGC_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_RXFIFOFULLC   0x00000010U
 
#define I2C_EVENT0_RIS_RXFIFOFULLC_M   0x00000010U
 
#define I2C_EVENT0_RIS_RXFIFOFULLC_S   4U
 
#define I2C_EVENT0_RIS_RXFIFOFULLC_SET   0x00000010U
 
#define I2C_EVENT0_RIS_RXFIFOFULLC_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_TXEMPTYC   0x00000020U
 
#define I2C_EVENT0_RIS_TXEMPTYC_M   0x00000020U
 
#define I2C_EVENT0_RIS_TXEMPTYC_S   5U
 
#define I2C_EVENT0_RIS_TXEMPTYC_SET   0x00000020U
 
#define I2C_EVENT0_RIS_TXEMPTYC_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_CNACK   0x00000040U
 
#define I2C_EVENT0_RIS_CNACK_M   0x00000040U
 
#define I2C_EVENT0_RIS_CNACK_S   6U
 
#define I2C_EVENT0_RIS_CNACK_SET   0x00000040U
 
#define I2C_EVENT0_RIS_CNACK_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_CSTART   0x00000080U
 
#define I2C_EVENT0_RIS_CSTART_M   0x00000080U
 
#define I2C_EVENT0_RIS_CSTART_S   7U
 
#define I2C_EVENT0_RIS_CSTART_SET   0x00000080U
 
#define I2C_EVENT0_RIS_CSTART_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_CSTOP   0x00000100U
 
#define I2C_EVENT0_RIS_CSTOP_M   0x00000100U
 
#define I2C_EVENT0_RIS_CSTOP_S   8U
 
#define I2C_EVENT0_RIS_CSTOP_SET   0x00000100U
 
#define I2C_EVENT0_RIS_CSTOP_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_CARBLOST   0x00000200U
 
#define I2C_EVENT0_RIS_CARBLOST_M   0x00000200U
 
#define I2C_EVENT0_RIS_CARBLOST_S   9U
 
#define I2C_EVENT0_RIS_CARBLOST_SET   0x00000200U
 
#define I2C_EVENT0_RIS_CARBLOST_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_TRXDONE   0x00010000U
 
#define I2C_EVENT0_RIS_TRXDONE_M   0x00010000U
 
#define I2C_EVENT0_RIS_TRXDONE_S   16U
 
#define I2C_EVENT0_RIS_TRXDONE_SET   0x00010000U
 
#define I2C_EVENT0_RIS_TRXDONE_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_TTXDONE   0x00020000U
 
#define I2C_EVENT0_RIS_TTXDONE_M   0x00020000U
 
#define I2C_EVENT0_RIS_TTXDONE_S   17U
 
#define I2C_EVENT0_RIS_TTXDONE_SET   0x00020000U
 
#define I2C_EVENT0_RIS_TTXDONE_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_RXFIFOTRGT   0x00040000U
 
#define I2C_EVENT0_RIS_RXFIFOTRGT_M   0x00040000U
 
#define I2C_EVENT0_RIS_RXFIFOTRGT_S   18U
 
#define I2C_EVENT0_RIS_RXFIFOTRGT_SET   0x00040000U
 
#define I2C_EVENT0_RIS_RXFIFOTRGT_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_TXFIFOTRGT   0x00080000U
 
#define I2C_EVENT0_RIS_TXFIFOTRGT_M   0x00080000U
 
#define I2C_EVENT0_RIS_TXFIFOTRGT_S   19U
 
#define I2C_EVENT0_RIS_TXFIFOTRGT_SET   0x00080000U
 
#define I2C_EVENT0_RIS_TXFIFOTRGT_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_RXFIFOFULLT   0x00100000U
 
#define I2C_EVENT0_RIS_RXFIFOFULLT_M   0x00100000U
 
#define I2C_EVENT0_RIS_RXFIFOFULLT_S   20U
 
#define I2C_EVENT0_RIS_RXFIFOFULLT_SET   0x00100000U
 
#define I2C_EVENT0_RIS_RXFIFOFULLT_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_TXEMPTYT   0x00200000U
 
#define I2C_EVENT0_RIS_TXEMPTYT_M   0x00200000U
 
#define I2C_EVENT0_RIS_TXEMPTYT_S   21U
 
#define I2C_EVENT0_RIS_TXEMPTYT_SET   0x00200000U
 
#define I2C_EVENT0_RIS_TXEMPTYT_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_TSTART   0x00400000U
 
#define I2C_EVENT0_RIS_TSTART_M   0x00400000U
 
#define I2C_EVENT0_RIS_TSTART_S   22U
 
#define I2C_EVENT0_RIS_TSTART_SET   0x00400000U
 
#define I2C_EVENT0_RIS_TSTART_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_TSTOP   0x00800000U
 
#define I2C_EVENT0_RIS_TSTOP_M   0x00800000U
 
#define I2C_EVENT0_RIS_TSTOP_S   23U
 
#define I2C_EVENT0_RIS_TSTOP_SET   0x00800000U
 
#define I2C_EVENT0_RIS_TSTOP_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_TGENCALL   0x01000000U
 
#define I2C_EVENT0_RIS_TGENCALL_M   0x01000000U
 
#define I2C_EVENT0_RIS_TGENCALL_S   24U
 
#define I2C_EVENT0_RIS_TGENCALL_SET   0x01000000U
 
#define I2C_EVENT0_RIS_TGENCALL_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_TX_UNFL_T   0x02000000U
 
#define I2C_EVENT0_RIS_TX_UNFL_T_M   0x02000000U
 
#define I2C_EVENT0_RIS_TX_UNFL_T_S   25U
 
#define I2C_EVENT0_RIS_TX_UNFL_T_SET   0x02000000U
 
#define I2C_EVENT0_RIS_TX_UNFL_T_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_RX_OVFL_T   0x04000000U
 
#define I2C_EVENT0_RIS_RX_OVFL_T_M   0x04000000U
 
#define I2C_EVENT0_RIS_RX_OVFL_T_S   26U
 
#define I2C_EVENT0_RIS_RX_OVFL_T_SET   0x04000000U
 
#define I2C_EVENT0_RIS_RX_OVFL_T_CLR   0x00000000U
 
#define I2C_EVENT0_RIS_TARBLOST   0x08000000U
 
#define I2C_EVENT0_RIS_TARBLOST_M   0x08000000U
 
#define I2C_EVENT0_RIS_TARBLOST_S   27U
 
#define I2C_EVENT0_RIS_TARBLOST_SET   0x08000000U
 
#define I2C_EVENT0_RIS_TARBLOST_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_CRXDONE   0x00000001U
 
#define I2C_EVENT0_MIS_CRXDONE_M   0x00000001U
 
#define I2C_EVENT0_MIS_CRXDONE_S   0U
 
#define I2C_EVENT0_MIS_CRXDONE_SET   0x00000001U
 
#define I2C_EVENT0_MIS_CRXDONE_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_CTXDONE   0x00000002U
 
#define I2C_EVENT0_MIS_CTXDONE_M   0x00000002U
 
#define I2C_EVENT0_MIS_CTXDONE_S   1U
 
#define I2C_EVENT0_MIS_CTXDONE_SET   0x00000002U
 
#define I2C_EVENT0_MIS_CTXDONE_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_RXFIFOTRGC   0x00000004U
 
#define I2C_EVENT0_MIS_RXFIFOTRGC_M   0x00000004U
 
#define I2C_EVENT0_MIS_RXFIFOTRGC_S   2U
 
#define I2C_EVENT0_MIS_RXFIFOTRGC_SET   0x00000004U
 
#define I2C_EVENT0_MIS_RXFIFOTRGC_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_TXFIFOTRGC   0x00000008U
 
#define I2C_EVENT0_MIS_TXFIFOTRGC_M   0x00000008U
 
#define I2C_EVENT0_MIS_TXFIFOTRGC_S   3U
 
#define I2C_EVENT0_MIS_TXFIFOTRGC_SET   0x00000008U
 
#define I2C_EVENT0_MIS_TXFIFOTRGC_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_RXFIFOFULLC   0x00000010U
 
#define I2C_EVENT0_MIS_RXFIFOFULLC_M   0x00000010U
 
#define I2C_EVENT0_MIS_RXFIFOFULLC_S   4U
 
#define I2C_EVENT0_MIS_RXFIFOFULLC_SET   0x00000010U
 
#define I2C_EVENT0_MIS_RXFIFOFULLC_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_TXEMPTYC   0x00000020U
 
#define I2C_EVENT0_MIS_TXEMPTYC_M   0x00000020U
 
#define I2C_EVENT0_MIS_TXEMPTYC_S   5U
 
#define I2C_EVENT0_MIS_TXEMPTYC_SET   0x00000020U
 
#define I2C_EVENT0_MIS_TXEMPTYC_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_CNACK   0x00000040U
 
#define I2C_EVENT0_MIS_CNACK_M   0x00000040U
 
#define I2C_EVENT0_MIS_CNACK_S   6U
 
#define I2C_EVENT0_MIS_CNACK_SET   0x00000040U
 
#define I2C_EVENT0_MIS_CNACK_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_CSTART   0x00000080U
 
#define I2C_EVENT0_MIS_CSTART_M   0x00000080U
 
#define I2C_EVENT0_MIS_CSTART_S   7U
 
#define I2C_EVENT0_MIS_CSTART_SET   0x00000080U
 
#define I2C_EVENT0_MIS_CSTART_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_CSTOP   0x00000100U
 
#define I2C_EVENT0_MIS_CSTOP_M   0x00000100U
 
#define I2C_EVENT0_MIS_CSTOP_S   8U
 
#define I2C_EVENT0_MIS_CSTOP_SET   0x00000100U
 
#define I2C_EVENT0_MIS_CSTOP_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_CARBLOST   0x00000200U
 
#define I2C_EVENT0_MIS_CARBLOST_M   0x00000200U
 
#define I2C_EVENT0_MIS_CARBLOST_S   9U
 
#define I2C_EVENT0_MIS_CARBLOST_SET   0x00000200U
 
#define I2C_EVENT0_MIS_CARBLOST_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_TRXDONE   0x00010000U
 
#define I2C_EVENT0_MIS_TRXDONE_M   0x00010000U
 
#define I2C_EVENT0_MIS_TRXDONE_S   16U
 
#define I2C_EVENT0_MIS_TRXDONE_SET   0x00010000U
 
#define I2C_EVENT0_MIS_TRXDONE_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_TTXDONE   0x00020000U
 
#define I2C_EVENT0_MIS_TTXDONE_M   0x00020000U
 
#define I2C_EVENT0_MIS_TTXDONE_S   17U
 
#define I2C_EVENT0_MIS_TTXDONE_SET   0x00020000U
 
#define I2C_EVENT0_MIS_TTXDONE_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_RXFIFOTRGT   0x00040000U
 
#define I2C_EVENT0_MIS_RXFIFOTRGT_M   0x00040000U
 
#define I2C_EVENT0_MIS_RXFIFOTRGT_S   18U
 
#define I2C_EVENT0_MIS_RXFIFOTRGT_SET   0x00040000U
 
#define I2C_EVENT0_MIS_RXFIFOTRGT_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_TXFIFOTRGT   0x00080000U
 
#define I2C_EVENT0_MIS_TXFIFOTRGT_M   0x00080000U
 
#define I2C_EVENT0_MIS_TXFIFOTRGT_S   19U
 
#define I2C_EVENT0_MIS_TXFIFOTRGT_SET   0x00080000U
 
#define I2C_EVENT0_MIS_TXFIFOTRGT_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_RXFIFOFULLT   0x00100000U
 
#define I2C_EVENT0_MIS_RXFIFOFULLT_M   0x00100000U
 
#define I2C_EVENT0_MIS_RXFIFOFULLT_S   20U
 
#define I2C_EVENT0_MIS_RXFIFOFULLT_SET   0x00100000U
 
#define I2C_EVENT0_MIS_RXFIFOFULLT_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_TXEMPTYT   0x00200000U
 
#define I2C_EVENT0_MIS_TXEMPTYT_M   0x00200000U
 
#define I2C_EVENT0_MIS_TXEMPTYT_S   21U
 
#define I2C_EVENT0_MIS_TXEMPTYT_SET   0x00200000U
 
#define I2C_EVENT0_MIS_TXEMPTYT_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_TSTART   0x00400000U
 
#define I2C_EVENT0_MIS_TSTART_M   0x00400000U
 
#define I2C_EVENT0_MIS_TSTART_S   22U
 
#define I2C_EVENT0_MIS_TSTART_SET   0x00400000U
 
#define I2C_EVENT0_MIS_TSTART_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_TSTOP   0x00800000U
 
#define I2C_EVENT0_MIS_TSTOP_M   0x00800000U
 
#define I2C_EVENT0_MIS_TSTOP_S   23U
 
#define I2C_EVENT0_MIS_TSTOP_SET   0x00800000U
 
#define I2C_EVENT0_MIS_TSTOP_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_TGENCALL   0x01000000U
 
#define I2C_EVENT0_MIS_TGENCALL_M   0x01000000U
 
#define I2C_EVENT0_MIS_TGENCALL_S   24U
 
#define I2C_EVENT0_MIS_TGENCALL_SET   0x01000000U
 
#define I2C_EVENT0_MIS_TGENCALL_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_TTX_UNFL   0x02000000U
 
#define I2C_EVENT0_MIS_TTX_UNFL_M   0x02000000U
 
#define I2C_EVENT0_MIS_TTX_UNFL_S   25U
 
#define I2C_EVENT0_MIS_TTX_UNFL_SET   0x02000000U
 
#define I2C_EVENT0_MIS_TTX_UNFL_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_TRX_OVFL   0x04000000U
 
#define I2C_EVENT0_MIS_TRX_OVFL_M   0x04000000U
 
#define I2C_EVENT0_MIS_TRX_OVFL_S   26U
 
#define I2C_EVENT0_MIS_TRX_OVFL_SET   0x04000000U
 
#define I2C_EVENT0_MIS_TRX_OVFL_CLR   0x00000000U
 
#define I2C_EVENT0_MIS_TARBLOST   0x08000000U
 
#define I2C_EVENT0_MIS_TARBLOST_M   0x08000000U
 
#define I2C_EVENT0_MIS_TARBLOST_S   27U
 
#define I2C_EVENT0_MIS_TARBLOST_SET   0x08000000U
 
#define I2C_EVENT0_MIS_TARBLOST_CLR   0x00000000U
 
#define I2C_EVENT0_IEN_CRXDONE   0x00000001U
 
#define I2C_EVENT0_IEN_CRXDONE_M   0x00000001U
 
#define I2C_EVENT0_IEN_CRXDONE_S   0U
 
#define I2C_EVENT0_IEN_CRXDONE_EN   0x00000001U
 
#define I2C_EVENT0_IEN_CRXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_CTXDONE   0x00000002U
 
#define I2C_EVENT0_IEN_CTXDONE_M   0x00000002U
 
#define I2C_EVENT0_IEN_CTXDONE_S   1U
 
#define I2C_EVENT0_IEN_CTXDONE_EN   0x00000002U
 
#define I2C_EVENT0_IEN_CTXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_RXFIFOTRGC   0x00000004U
 
#define I2C_EVENT0_IEN_RXFIFOTRGC_M   0x00000004U
 
#define I2C_EVENT0_IEN_RXFIFOTRGC_S   2U
 
#define I2C_EVENT0_IEN_RXFIFOTRGC_EN   0x00000004U
 
#define I2C_EVENT0_IEN_RXFIFOTRGC_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_TXFIFOTRGC   0x00000008U
 
#define I2C_EVENT0_IEN_TXFIFOTRGC_M   0x00000008U
 
#define I2C_EVENT0_IEN_TXFIFOTRGC_S   3U
 
#define I2C_EVENT0_IEN_TXFIFOTRGC_EN   0x00000008U
 
#define I2C_EVENT0_IEN_TXFIFOTRGC_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_RXFIFOFULLC   0x00000010U
 
#define I2C_EVENT0_IEN_RXFIFOFULLC_M   0x00000010U
 
#define I2C_EVENT0_IEN_RXFIFOFULLC_S   4U
 
#define I2C_EVENT0_IEN_RXFIFOFULLC_EN   0x00000010U
 
#define I2C_EVENT0_IEN_RXFIFOFULLC_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_TXEMPTYC   0x00000020U
 
#define I2C_EVENT0_IEN_TXEMPTYC_M   0x00000020U
 
#define I2C_EVENT0_IEN_TXEMPTYC_S   5U
 
#define I2C_EVENT0_IEN_TXEMPTYC_EN   0x00000020U
 
#define I2C_EVENT0_IEN_TXEMPTYC_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_CNACK   0x00000040U
 
#define I2C_EVENT0_IEN_CNACK_M   0x00000040U
 
#define I2C_EVENT0_IEN_CNACK_S   6U
 
#define I2C_EVENT0_IEN_CNACK_EN   0x00000040U
 
#define I2C_EVENT0_IEN_CNACK_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_CSTART   0x00000080U
 
#define I2C_EVENT0_IEN_CSTART_M   0x00000080U
 
#define I2C_EVENT0_IEN_CSTART_S   7U
 
#define I2C_EVENT0_IEN_CSTART_EN   0x00000080U
 
#define I2C_EVENT0_IEN_CSTART_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_CSTOP   0x00000100U
 
#define I2C_EVENT0_IEN_CSTOP_M   0x00000100U
 
#define I2C_EVENT0_IEN_CSTOP_S   8U
 
#define I2C_EVENT0_IEN_CSTOP_EN   0x00000100U
 
#define I2C_EVENT0_IEN_CSTOP_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_CARBLOST   0x00000200U
 
#define I2C_EVENT0_IEN_CARBLOST_M   0x00000200U
 
#define I2C_EVENT0_IEN_CARBLOST_S   9U
 
#define I2C_EVENT0_IEN_CARBLOST_EN   0x00000200U
 
#define I2C_EVENT0_IEN_CARBLOST_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_TRXDONE   0x00010000U
 
#define I2C_EVENT0_IEN_TRXDONE_M   0x00010000U
 
#define I2C_EVENT0_IEN_TRXDONE_S   16U
 
#define I2C_EVENT0_IEN_TRXDONE_EN   0x00010000U
 
#define I2C_EVENT0_IEN_TRXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_TTXDONE   0x00020000U
 
#define I2C_EVENT0_IEN_TTXDONE_M   0x00020000U
 
#define I2C_EVENT0_IEN_TTXDONE_S   17U
 
#define I2C_EVENT0_IEN_TTXDONE_EN   0x00020000U
 
#define I2C_EVENT0_IEN_TTXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_RXFIFOTRGT   0x00040000U
 
#define I2C_EVENT0_IEN_RXFIFOTRGT_M   0x00040000U
 
#define I2C_EVENT0_IEN_RXFIFOTRGT_S   18U
 
#define I2C_EVENT0_IEN_RXFIFOTRGT_EN   0x00040000U
 
#define I2C_EVENT0_IEN_RXFIFOTRGT_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_TXFIFOTRGT   0x00080000U
 
#define I2C_EVENT0_IEN_TXFIFOTRGT_M   0x00080000U
 
#define I2C_EVENT0_IEN_TXFIFOTRGT_S   19U
 
#define I2C_EVENT0_IEN_TXFIFOTRGT_EN   0x00080000U
 
#define I2C_EVENT0_IEN_TXFIFOTRGT_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_RXFIFOFULLT   0x00100000U
 
#define I2C_EVENT0_IEN_RXFIFOFULLT_M   0x00100000U
 
#define I2C_EVENT0_IEN_RXFIFOFULLT_S   20U
 
#define I2C_EVENT0_IEN_RXFIFOFULLT_EN   0x00100000U
 
#define I2C_EVENT0_IEN_RXFIFOFULLT_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_TXEMPTYT   0x00200000U
 
#define I2C_EVENT0_IEN_TXEMPTYT_M   0x00200000U
 
#define I2C_EVENT0_IEN_TXEMPTYT_S   21U
 
#define I2C_EVENT0_IEN_TXEMPTYT_EN   0x00200000U
 
#define I2C_EVENT0_IEN_TXEMPTYT_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_TSTART   0x00400000U
 
#define I2C_EVENT0_IEN_TSTART_M   0x00400000U
 
#define I2C_EVENT0_IEN_TSTART_S   22U
 
#define I2C_EVENT0_IEN_TSTART_EN   0x00400000U
 
#define I2C_EVENT0_IEN_TSTART_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_TSTOP   0x00800000U
 
#define I2C_EVENT0_IEN_TSTOP_M   0x00800000U
 
#define I2C_EVENT0_IEN_TSTOP_S   23U
 
#define I2C_EVENT0_IEN_TSTOP_EN   0x00800000U
 
#define I2C_EVENT0_IEN_TSTOP_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_TGENCALL   0x01000000U
 
#define I2C_EVENT0_IEN_TGENCALL_M   0x01000000U
 
#define I2C_EVENT0_IEN_TGENCALL_S   24U
 
#define I2C_EVENT0_IEN_TGENCALL_EN   0x01000000U
 
#define I2C_EVENT0_IEN_TGENCALL_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_TX_UNFL_T   0x02000000U
 
#define I2C_EVENT0_IEN_TX_UNFL_T_M   0x02000000U
 
#define I2C_EVENT0_IEN_TX_UNFL_T_S   25U
 
#define I2C_EVENT0_IEN_TX_UNFL_T_EN   0x02000000U
 
#define I2C_EVENT0_IEN_TX_UNFL_T_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_RX_OVFL_T   0x04000000U
 
#define I2C_EVENT0_IEN_RX_OVFL_T_M   0x04000000U
 
#define I2C_EVENT0_IEN_RX_OVFL_T_S   26U
 
#define I2C_EVENT0_IEN_RX_OVFL_T_EN   0x04000000U
 
#define I2C_EVENT0_IEN_RX_OVFL_T_DIS   0x00000000U
 
#define I2C_EVENT0_IEN_TARBLOST   0x08000000U
 
#define I2C_EVENT0_IEN_TARBLOST_M   0x08000000U
 
#define I2C_EVENT0_IEN_TARBLOST_S   27U
 
#define I2C_EVENT0_IEN_TARBLOST_EN   0x08000000U
 
#define I2C_EVENT0_IEN_TARBLOST_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_CRXDONE   0x00000001U
 
#define I2C_EVENT0_IDIS_CRXDONE_M   0x00000001U
 
#define I2C_EVENT0_IDIS_CRXDONE_S   0U
 
#define I2C_EVENT0_IDIS_CRXDONE_EN   0x00000001U
 
#define I2C_EVENT0_IDIS_CRXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_CTXDONE   0x00000002U
 
#define I2C_EVENT0_IDIS_CTXDONE_M   0x00000002U
 
#define I2C_EVENT0_IDIS_CTXDONE_S   1U
 
#define I2C_EVENT0_IDIS_CTXDONE_EN   0x00000002U
 
#define I2C_EVENT0_IDIS_CTXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_RXFIFOTRGC   0x00000004U
 
#define I2C_EVENT0_IDIS_RXFIFOTRGC_M   0x00000004U
 
#define I2C_EVENT0_IDIS_RXFIFOTRGC_S   2U
 
#define I2C_EVENT0_IDIS_RXFIFOTRGC_EN   0x00000004U
 
#define I2C_EVENT0_IDIS_RXFIFOTRGC_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_TXFIFOTRGC   0x00000008U
 
#define I2C_EVENT0_IDIS_TXFIFOTRGC_M   0x00000008U
 
#define I2C_EVENT0_IDIS_TXFIFOTRGC_S   3U
 
#define I2C_EVENT0_IDIS_TXFIFOTRGC_EN   0x00000008U
 
#define I2C_EVENT0_IDIS_TXFIFOTRGC_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_RXFIFOFULLC   0x00000010U
 
#define I2C_EVENT0_IDIS_RXFIFOFULLC_M   0x00000010U
 
#define I2C_EVENT0_IDIS_RXFIFOFULLC_S   4U
 
#define I2C_EVENT0_IDIS_RXFIFOFULLC_EN   0x00000010U
 
#define I2C_EVENT0_IDIS_RXFIFOFULLC_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_TXEMPTYC   0x00000020U
 
#define I2C_EVENT0_IDIS_TXEMPTYC_M   0x00000020U
 
#define I2C_EVENT0_IDIS_TXEMPTYC_S   5U
 
#define I2C_EVENT0_IDIS_TXEMPTYC_EN   0x00000020U
 
#define I2C_EVENT0_IDIS_TXEMPTYC_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_CNACK   0x00000040U
 
#define I2C_EVENT0_IDIS_CNACK_M   0x00000040U
 
#define I2C_EVENT0_IDIS_CNACK_S   6U
 
#define I2C_EVENT0_IDIS_CNACK_EN   0x00000040U
 
#define I2C_EVENT0_IDIS_CNACK_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_CSTART   0x00000080U
 
#define I2C_EVENT0_IDIS_CSTART_M   0x00000080U
 
#define I2C_EVENT0_IDIS_CSTART_S   7U
 
#define I2C_EVENT0_IDIS_CSTART_EN   0x00000080U
 
#define I2C_EVENT0_IDIS_CSTART_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_CSTOP   0x00000100U
 
#define I2C_EVENT0_IDIS_CSTOP_M   0x00000100U
 
#define I2C_EVENT0_IDIS_CSTOP_S   8U
 
#define I2C_EVENT0_IDIS_CSTOP_EN   0x00000100U
 
#define I2C_EVENT0_IDIS_CSTOP_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_CARBLOST   0x00000200U
 
#define I2C_EVENT0_IDIS_CARBLOST_M   0x00000200U
 
#define I2C_EVENT0_IDIS_CARBLOST_S   9U
 
#define I2C_EVENT0_IDIS_CARBLOST_EN   0x00000200U
 
#define I2C_EVENT0_IDIS_CARBLOST_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_TRXDONE   0x00010000U
 
#define I2C_EVENT0_IDIS_TRXDONE_M   0x00010000U
 
#define I2C_EVENT0_IDIS_TRXDONE_S   16U
 
#define I2C_EVENT0_IDIS_TRXDONE_EN   0x00010000U
 
#define I2C_EVENT0_IDIS_TRXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_TTXDONE   0x00020000U
 
#define I2C_EVENT0_IDIS_TTXDONE_M   0x00020000U
 
#define I2C_EVENT0_IDIS_TTXDONE_S   17U
 
#define I2C_EVENT0_IDIS_TTXDONE_EN   0x00020000U
 
#define I2C_EVENT0_IDIS_TTXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_RXFIFOTRGT   0x00040000U
 
#define I2C_EVENT0_IDIS_RXFIFOTRGT_M   0x00040000U
 
#define I2C_EVENT0_IDIS_RXFIFOTRGT_S   18U
 
#define I2C_EVENT0_IDIS_RXFIFOTRGT_EN   0x00040000U
 
#define I2C_EVENT0_IDIS_RXFIFOTRGT_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_TXFIFOTRGT   0x00080000U
 
#define I2C_EVENT0_IDIS_TXFIFOTRGT_M   0x00080000U
 
#define I2C_EVENT0_IDIS_TXFIFOTRGT_S   19U
 
#define I2C_EVENT0_IDIS_TXFIFOTRGT_EN   0x00080000U
 
#define I2C_EVENT0_IDIS_TXFIFOTRGT_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_RXFIFOFULLT   0x00100000U
 
#define I2C_EVENT0_IDIS_RXFIFOFULLT_M   0x00100000U
 
#define I2C_EVENT0_IDIS_RXFIFOFULLT_S   20U
 
#define I2C_EVENT0_IDIS_RXFIFOFULLT_EN   0x00100000U
 
#define I2C_EVENT0_IDIS_RXFIFOFULLT_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_TXEMPTYT   0x00200000U
 
#define I2C_EVENT0_IDIS_TXEMPTYT_M   0x00200000U
 
#define I2C_EVENT0_IDIS_TXEMPTYT_S   21U
 
#define I2C_EVENT0_IDIS_TXEMPTYT_EN   0x00200000U
 
#define I2C_EVENT0_IDIS_TXEMPTYT_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_TSTART   0x00400000U
 
#define I2C_EVENT0_IDIS_TSTART_M   0x00400000U
 
#define I2C_EVENT0_IDIS_TSTART_S   22U
 
#define I2C_EVENT0_IDIS_TSTART_EN   0x00400000U
 
#define I2C_EVENT0_IDIS_TSTART_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_TSTOP   0x00800000U
 
#define I2C_EVENT0_IDIS_TSTOP_M   0x00800000U
 
#define I2C_EVENT0_IDIS_TSTOP_S   23U
 
#define I2C_EVENT0_IDIS_TSTOP_EN   0x00800000U
 
#define I2C_EVENT0_IDIS_TSTOP_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_TGENCALL   0x01000000U
 
#define I2C_EVENT0_IDIS_TGENCALL_M   0x01000000U
 
#define I2C_EVENT0_IDIS_TGENCALL_S   24U
 
#define I2C_EVENT0_IDIS_TGENCALL_EN   0x01000000U
 
#define I2C_EVENT0_IDIS_TGENCALL_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_TX_UNFL_T   0x02000000U
 
#define I2C_EVENT0_IDIS_TX_UNFL_T_M   0x02000000U
 
#define I2C_EVENT0_IDIS_TX_UNFL_T_S   25U
 
#define I2C_EVENT0_IDIS_TX_UNFL_T_EN   0x02000000U
 
#define I2C_EVENT0_IDIS_TX_UNFL_T_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_RX_OVFL_T   0x04000000U
 
#define I2C_EVENT0_IDIS_RX_OVFL_T_M   0x04000000U
 
#define I2C_EVENT0_IDIS_RX_OVFL_T_S   26U
 
#define I2C_EVENT0_IDIS_RX_OVFL_T_EN   0x04000000U
 
#define I2C_EVENT0_IDIS_RX_OVFL_T_DIS   0x00000000U
 
#define I2C_EVENT0_IDIS_TARBLOST   0x08000000U
 
#define I2C_EVENT0_IDIS_TARBLOST_M   0x08000000U
 
#define I2C_EVENT0_IDIS_TARBLOST_S   27U
 
#define I2C_EVENT0_IDIS_TARBLOST_EN   0x08000000U
 
#define I2C_EVENT0_IDIS_TARBLOST_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_CRXDONE   0x00000001U
 
#define I2C_EVENT0_IMEN_CRXDONE_M   0x00000001U
 
#define I2C_EVENT0_IMEN_CRXDONE_S   0U
 
#define I2C_EVENT0_IMEN_CRXDONE_EN   0x00000001U
 
#define I2C_EVENT0_IMEN_CRXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_CTXDONE   0x00000002U
 
#define I2C_EVENT0_IMEN_CTXDONE_M   0x00000002U
 
#define I2C_EVENT0_IMEN_CTXDONE_S   1U
 
#define I2C_EVENT0_IMEN_CTXDONE_EN   0x00000002U
 
#define I2C_EVENT0_IMEN_CTXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_RXFIFOTRGC   0x00000004U
 
#define I2C_EVENT0_IMEN_RXFIFOTRGC_M   0x00000004U
 
#define I2C_EVENT0_IMEN_RXFIFOTRGC_S   2U
 
#define I2C_EVENT0_IMEN_RXFIFOTRGC_EN   0x00000004U
 
#define I2C_EVENT0_IMEN_RXFIFOTRGC_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_TXFIFOTRGC   0x00000008U
 
#define I2C_EVENT0_IMEN_TXFIFOTRGC_M   0x00000008U
 
#define I2C_EVENT0_IMEN_TXFIFOTRGC_S   3U
 
#define I2C_EVENT0_IMEN_TXFIFOTRGC_EN   0x00000008U
 
#define I2C_EVENT0_IMEN_TXFIFOTRGC_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_RXFIFOFULLC   0x00000010U
 
#define I2C_EVENT0_IMEN_RXFIFOFULLC_M   0x00000010U
 
#define I2C_EVENT0_IMEN_RXFIFOFULLC_S   4U
 
#define I2C_EVENT0_IMEN_RXFIFOFULLC_EN   0x00000010U
 
#define I2C_EVENT0_IMEN_RXFIFOFULLC_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_TXEMPTYC   0x00000020U
 
#define I2C_EVENT0_IMEN_TXEMPTYC_M   0x00000020U
 
#define I2C_EVENT0_IMEN_TXEMPTYC_S   5U
 
#define I2C_EVENT0_IMEN_TXEMPTYC_EN   0x00000020U
 
#define I2C_EVENT0_IMEN_TXEMPTYC_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_CNACK   0x00000040U
 
#define I2C_EVENT0_IMEN_CNACK_M   0x00000040U
 
#define I2C_EVENT0_IMEN_CNACK_S   6U
 
#define I2C_EVENT0_IMEN_CNACK_EN   0x00000040U
 
#define I2C_EVENT0_IMEN_CNACK_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_CSTART   0x00000080U
 
#define I2C_EVENT0_IMEN_CSTART_M   0x00000080U
 
#define I2C_EVENT0_IMEN_CSTART_S   7U
 
#define I2C_EVENT0_IMEN_CSTART_EN   0x00000080U
 
#define I2C_EVENT0_IMEN_CSTART_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_CSTOP   0x00000100U
 
#define I2C_EVENT0_IMEN_CSTOP_M   0x00000100U
 
#define I2C_EVENT0_IMEN_CSTOP_S   8U
 
#define I2C_EVENT0_IMEN_CSTOP_EN   0x00000100U
 
#define I2C_EVENT0_IMEN_CSTOP_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_CARBLOST   0x00000200U
 
#define I2C_EVENT0_IMEN_CARBLOST_M   0x00000200U
 
#define I2C_EVENT0_IMEN_CARBLOST_S   9U
 
#define I2C_EVENT0_IMEN_CARBLOST_EN   0x00000200U
 
#define I2C_EVENT0_IMEN_CARBLOST_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_SRXDONE   0x00010000U
 
#define I2C_EVENT0_IMEN_SRXDONE_M   0x00010000U
 
#define I2C_EVENT0_IMEN_SRXDONE_S   16U
 
#define I2C_EVENT0_IMEN_SRXDONE_EN   0x00010000U
 
#define I2C_EVENT0_IMEN_SRXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_TTXDONE   0x00020000U
 
#define I2C_EVENT0_IMEN_TTXDONE_M   0x00020000U
 
#define I2C_EVENT0_IMEN_TTXDONE_S   17U
 
#define I2C_EVENT0_IMEN_TTXDONE_EN   0x00020000U
 
#define I2C_EVENT0_IMEN_TTXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_RXFIFOTRGT   0x00040000U
 
#define I2C_EVENT0_IMEN_RXFIFOTRGT_M   0x00040000U
 
#define I2C_EVENT0_IMEN_RXFIFOTRGT_S   18U
 
#define I2C_EVENT0_IMEN_RXFIFOTRGT_EN   0x00040000U
 
#define I2C_EVENT0_IMEN_RXFIFOTRGT_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_TXFIFOTRGST   0x00080000U
 
#define I2C_EVENT0_IMEN_TXFIFOTRGST_M   0x00080000U
 
#define I2C_EVENT0_IMEN_TXFIFOTRGST_S   19U
 
#define I2C_EVENT0_IMEN_TXFIFOTRGST_EN   0x00080000U
 
#define I2C_EVENT0_IMEN_TXFIFOTRGST_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_RXFIFOFULLT   0x00100000U
 
#define I2C_EVENT0_IMEN_RXFIFOFULLT_M   0x00100000U
 
#define I2C_EVENT0_IMEN_RXFIFOFULLT_S   20U
 
#define I2C_EVENT0_IMEN_RXFIFOFULLT_EN   0x00100000U
 
#define I2C_EVENT0_IMEN_RXFIFOFULLT_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_TXEMPTYT   0x00200000U
 
#define I2C_EVENT0_IMEN_TXEMPTYT_M   0x00200000U
 
#define I2C_EVENT0_IMEN_TXEMPTYT_S   21U
 
#define I2C_EVENT0_IMEN_TXEMPTYT_EN   0x00200000U
 
#define I2C_EVENT0_IMEN_TXEMPTYT_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_TSTART   0x00400000U
 
#define I2C_EVENT0_IMEN_TSTART_M   0x00400000U
 
#define I2C_EVENT0_IMEN_TSTART_S   22U
 
#define I2C_EVENT0_IMEN_TSTART_EN   0x00400000U
 
#define I2C_EVENT0_IMEN_TSTART_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_TSTOP   0x00800000U
 
#define I2C_EVENT0_IMEN_TSTOP_M   0x00800000U
 
#define I2C_EVENT0_IMEN_TSTOP_S   23U
 
#define I2C_EVENT0_IMEN_TSTOP_EN   0x00800000U
 
#define I2C_EVENT0_IMEN_TSTOP_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_TGENCALL   0x01000000U
 
#define I2C_EVENT0_IMEN_TGENCALL_M   0x01000000U
 
#define I2C_EVENT0_IMEN_TGENCALL_S   24U
 
#define I2C_EVENT0_IMEN_TGENCALL_EN   0x01000000U
 
#define I2C_EVENT0_IMEN_TGENCALL_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_TX_UNFL_T   0x02000000U
 
#define I2C_EVENT0_IMEN_TX_UNFL_T_M   0x02000000U
 
#define I2C_EVENT0_IMEN_TX_UNFL_T_S   25U
 
#define I2C_EVENT0_IMEN_TX_UNFL_T_EN   0x02000000U
 
#define I2C_EVENT0_IMEN_TX_UNFL_T_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_RX_OVFL_T   0x04000000U
 
#define I2C_EVENT0_IMEN_RX_OVFL_T_M   0x04000000U
 
#define I2C_EVENT0_IMEN_RX_OVFL_T_S   26U
 
#define I2C_EVENT0_IMEN_RX_OVFL_T_EN   0x04000000U
 
#define I2C_EVENT0_IMEN_RX_OVFL_T_DIS   0x00000000U
 
#define I2C_EVENT0_IMEN_TARBLOST   0x08000000U
 
#define I2C_EVENT0_IMEN_TARBLOST_M   0x08000000U
 
#define I2C_EVENT0_IMEN_TARBLOST_S   27U
 
#define I2C_EVENT0_IMEN_TARBLOST_EN   0x08000000U
 
#define I2C_EVENT0_IMEN_TARBLOST_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_CRXDONE   0x00000001U
 
#define I2C_EVENT0_IMDIS_CRXDONE_M   0x00000001U
 
#define I2C_EVENT0_IMDIS_CRXDONE_S   0U
 
#define I2C_EVENT0_IMDIS_CRXDONE_EN   0x00000001U
 
#define I2C_EVENT0_IMDIS_CRXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_CTXDONE   0x00000002U
 
#define I2C_EVENT0_IMDIS_CTXDONE_M   0x00000002U
 
#define I2C_EVENT0_IMDIS_CTXDONE_S   1U
 
#define I2C_EVENT0_IMDIS_CTXDONE_EN   0x00000002U
 
#define I2C_EVENT0_IMDIS_CTXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_RXFIFOTRGC   0x00000004U
 
#define I2C_EVENT0_IMDIS_RXFIFOTRGC_M   0x00000004U
 
#define I2C_EVENT0_IMDIS_RXFIFOTRGC_S   2U
 
#define I2C_EVENT0_IMDIS_RXFIFOTRGC_EN   0x00000004U
 
#define I2C_EVENT0_IMDIS_RXFIFOTRGC_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_TXFIFOTRGC   0x00000008U
 
#define I2C_EVENT0_IMDIS_TXFIFOTRGC_M   0x00000008U
 
#define I2C_EVENT0_IMDIS_TXFIFOTRGC_S   3U
 
#define I2C_EVENT0_IMDIS_TXFIFOTRGC_EN   0x00000008U
 
#define I2C_EVENT0_IMDIS_TXFIFOTRGC_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_RXFIFOFULLC   0x00000010U
 
#define I2C_EVENT0_IMDIS_RXFIFOFULLC_M   0x00000010U
 
#define I2C_EVENT0_IMDIS_RXFIFOFULLC_S   4U
 
#define I2C_EVENT0_IMDIS_RXFIFOFULLC_EN   0x00000010U
 
#define I2C_EVENT0_IMDIS_RXFIFOFULLC_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_TXEMPTYC   0x00000020U
 
#define I2C_EVENT0_IMDIS_TXEMPTYC_M   0x00000020U
 
#define I2C_EVENT0_IMDIS_TXEMPTYC_S   5U
 
#define I2C_EVENT0_IMDIS_TXEMPTYC_EN   0x00000020U
 
#define I2C_EVENT0_IMDIS_TXEMPTYC_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_CNACK   0x00000040U
 
#define I2C_EVENT0_IMDIS_CNACK_M   0x00000040U
 
#define I2C_EVENT0_IMDIS_CNACK_S   6U
 
#define I2C_EVENT0_IMDIS_CNACK_EN   0x00000040U
 
#define I2C_EVENT0_IMDIS_CNACK_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_CSTART   0x00000080U
 
#define I2C_EVENT0_IMDIS_CSTART_M   0x00000080U
 
#define I2C_EVENT0_IMDIS_CSTART_S   7U
 
#define I2C_EVENT0_IMDIS_CSTART_EN   0x00000080U
 
#define I2C_EVENT0_IMDIS_CSTART_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_CSTOP   0x00000100U
 
#define I2C_EVENT0_IMDIS_CSTOP_M   0x00000100U
 
#define I2C_EVENT0_IMDIS_CSTOP_S   8U
 
#define I2C_EVENT0_IMDIS_CSTOP_EN   0x00000100U
 
#define I2C_EVENT0_IMDIS_CSTOP_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_CARBLOST   0x00000200U
 
#define I2C_EVENT0_IMDIS_CARBLOST_M   0x00000200U
 
#define I2C_EVENT0_IMDIS_CARBLOST_S   9U
 
#define I2C_EVENT0_IMDIS_CARBLOST_EN   0x00000200U
 
#define I2C_EVENT0_IMDIS_CARBLOST_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_TRXDONE   0x00010000U
 
#define I2C_EVENT0_IMDIS_TRXDONE_M   0x00010000U
 
#define I2C_EVENT0_IMDIS_TRXDONE_S   16U
 
#define I2C_EVENT0_IMDIS_TRXDONE_EN   0x00010000U
 
#define I2C_EVENT0_IMDIS_TRXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_TTXDONE   0x00020000U
 
#define I2C_EVENT0_IMDIS_TTXDONE_M   0x00020000U
 
#define I2C_EVENT0_IMDIS_TTXDONE_S   17U
 
#define I2C_EVENT0_IMDIS_TTXDONE_EN   0x00020000U
 
#define I2C_EVENT0_IMDIS_TTXDONE_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_RXFIFOTRGT   0x00040000U
 
#define I2C_EVENT0_IMDIS_RXFIFOTRGT_M   0x00040000U
 
#define I2C_EVENT0_IMDIS_RXFIFOTRGT_S   18U
 
#define I2C_EVENT0_IMDIS_RXFIFOTRGT_EN   0x00040000U
 
#define I2C_EVENT0_IMDIS_RXFIFOTRGT_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_TXFIFOTRGT   0x00080000U
 
#define I2C_EVENT0_IMDIS_TXFIFOTRGT_M   0x00080000U
 
#define I2C_EVENT0_IMDIS_TXFIFOTRGT_S   19U
 
#define I2C_EVENT0_IMDIS_TXFIFOTRGT_EN   0x00080000U
 
#define I2C_EVENT0_IMDIS_TXFIFOTRGT_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_RXFIFOFULLT   0x00100000U
 
#define I2C_EVENT0_IMDIS_RXFIFOFULLT_M   0x00100000U
 
#define I2C_EVENT0_IMDIS_RXFIFOFULLT_S   20U
 
#define I2C_EVENT0_IMDIS_RXFIFOFULLT_EN   0x00100000U
 
#define I2C_EVENT0_IMDIS_RXFIFOFULLT_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_TXEMPTYT   0x00200000U
 
#define I2C_EVENT0_IMDIS_TXEMPTYT_M   0x00200000U
 
#define I2C_EVENT0_IMDIS_TXEMPTYT_S   21U
 
#define I2C_EVENT0_IMDIS_TXEMPTYT_EN   0x00200000U
 
#define I2C_EVENT0_IMDIS_TXEMPTYT_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_TSTART   0x00400000U
 
#define I2C_EVENT0_IMDIS_TSTART_M   0x00400000U
 
#define I2C_EVENT0_IMDIS_TSTART_S   22U
 
#define I2C_EVENT0_IMDIS_TSTART_EN   0x00400000U
 
#define I2C_EVENT0_IMDIS_TSTART_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_TSTOP   0x00800000U
 
#define I2C_EVENT0_IMDIS_TSTOP_M   0x00800000U
 
#define I2C_EVENT0_IMDIS_TSTOP_S   23U
 
#define I2C_EVENT0_IMDIS_TSTOP_EN   0x00800000U
 
#define I2C_EVENT0_IMDIS_TSTOP_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_TGENCALL   0x01000000U
 
#define I2C_EVENT0_IMDIS_TGENCALL_M   0x01000000U
 
#define I2C_EVENT0_IMDIS_TGENCALL_S   24U
 
#define I2C_EVENT0_IMDIS_TGENCALL_EN   0x01000000U
 
#define I2C_EVENT0_IMDIS_TGENCALL_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_TX_UNFL_T   0x02000000U
 
#define I2C_EVENT0_IMDIS_TX_UNFL_T_M   0x02000000U
 
#define I2C_EVENT0_IMDIS_TX_UNFL_T_S   25U
 
#define I2C_EVENT0_IMDIS_TX_UNFL_T_EN   0x02000000U
 
#define I2C_EVENT0_IMDIS_TX_UNFL_T_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_RX_OVFL_T   0x04000000U
 
#define I2C_EVENT0_IMDIS_RX_OVFL_T_M   0x04000000U
 
#define I2C_EVENT0_IMDIS_RX_OVFL_T_S   26U
 
#define I2C_EVENT0_IMDIS_RX_OVFL_T_EN   0x04000000U
 
#define I2C_EVENT0_IMDIS_RX_OVFL_T_DIS   0x00000000U
 
#define I2C_EVENT0_IMDIS_TARBLOST   0x08000000U
 
#define I2C_EVENT0_IMDIS_TARBLOST_M   0x08000000U
 
#define I2C_EVENT0_IMDIS_TARBLOST_S   27U
 
#define I2C_EVENT0_IMDIS_TARBLOST_EN   0x08000000U
 
#define I2C_EVENT0_IMDIS_TARBLOST_DIS   0x00000000U
 
#define I2C_EVT_MODE_INT0_CFG_W   2U
 
#define I2C_EVT_MODE_INT0_CFG_M   0x00000003U
 
#define I2C_EVT_MODE_INT0_CFG_S   0U
 
#define I2C_EVT_MODE_INT0_CFG_DIS   0x00000000U
 
#define I2C_EVT_MODE_INT0_CFG_SOFTWARE   0x00000001U
 
#define I2C_EVT_MODE_INT0_CFG_HARDWARE   0x00000002U
 
#define I2C_DESC_MINREV_W   4U
 
#define I2C_DESC_MINREV_M   0x0000000FU
 
#define I2C_DESC_MINREV_S   0U
 
#define I2C_DESC_MINREV_MINIMUM   0x00000000U
 
#define I2C_DESC_MINREV_MAXIMUM   0x0000000FU
 
#define I2C_DESC_MAJREV_W   4U
 
#define I2C_DESC_MAJREV_M   0x000000F0U
 
#define I2C_DESC_MAJREV_S   4U
 
#define I2C_DESC_MAJREV_MINIMUM   0x00000000U
 
#define I2C_DESC_MAJREV_MAXIMUM   0x000000F0U
 
#define I2C_DESC_INSTNUM_W   4U
 
#define I2C_DESC_INSTNUM_M   0x00000F00U
 
#define I2C_DESC_INSTNUM_S   8U
 
#define I2C_DESC_INSTNUM_MINIMUM   0x00000000U
 
#define I2C_DESC_INSTNUM_MAXIMUM   0x00000F00U
 
#define I2C_DESC_FEATUREVER_W   4U
 
#define I2C_DESC_FEATUREVER_M   0x0000F000U
 
#define I2C_DESC_FEATUREVER_S   12U
 
#define I2C_DESC_FEATUREVER_MINIMUM   0x00000000U
 
#define I2C_DESC_FEATUREVER_MAXIMUM   0x0000F000U
 
#define I2C_DESC_MODULEID_W   16U
 
#define I2C_DESC_MODULEID_M   0xFFFF0000U
 
#define I2C_DESC_MODULEID_S   16U
 
#define I2C_DESC_MODULEID_MINIMUM   0x00000000U
 
#define I2C_DESC_MODULEID_MAXIMUM   0xFFFF0000U
 
#define I2C_CLKCFG_ENABLE   0x00000001U
 
#define I2C_CLKCFG_ENABLE_M   0x00000001U
 
#define I2C_CLKCFG_ENABLE_S   0U
 
#define I2C_CLKCFG_ENABLE_DIS   0x00000000U
 
#define I2C_CLKCFG_ENABLE_EN   0x00000001U
 

Macro Definition Documentation

§ I2C_O_GFCTL

#define I2C_O_GFCTL   0x00000100U

Referenced by I2CControllerInit().

§ I2C_O_CSA

#define I2C_O_CSA   0x00000104U

Referenced by I2CControllerSetTargetAddr().

§ I2C_O_CCTR

#define I2C_O_CCTR   0x00000108U

Referenced by I2CControllerSetCommand().

§ I2C_O_CSR

#define I2C_O_CSR   0x0000010CU

Referenced by I2CControllerGetError(), I2CControllerIsBusBusy(), and I2CControllerIsBusy().

§ I2C_O_CTPR

#define I2C_O_CTPR   0x00000110U

Referenced by I2CControllerInit().

§ I2C_O_CCR

#define I2C_O_CCR   0x00000114U

Referenced by I2CControllerDisable(), I2CControllerEnable(), and I2CControllerInit().

§ I2C_O_CBMON

#define I2C_O_CBMON   0x00000118U

§ I2C_O_TOAR

#define I2C_O_TOAR   0x0000011CU

§ I2C_O_TOAR2

#define I2C_O_TOAR2   0x00000120U

§ I2C_O_TCTR

#define I2C_O_TCTR   0x00000124U

§ I2C_O_TSR

#define I2C_O_TSR   0x00000128U

§ I2C_O_RXDATA

#define I2C_O_RXDATA   0x0000012CU

Referenced by I2CGetData(), and I2CGetDataNonBlocking().

§ I2C_O_TXDATA

#define I2C_O_TXDATA   0x00000130U

Referenced by I2CPutData(), and I2CPutDataNonBlocking().

§ I2C_O_TACKCTL

#define I2C_O_TACKCTL   0x00000134U

§ I2C_O_FIFOCTL

#define I2C_O_FIFOCTL   0x00000138U

Referenced by I2CFlushFifos(), I2CFlushRxFifo(), I2CFlushTxFifo(), I2CSetRxFifoTrigger(), and I2CSetTxFifoTrigger().

§ I2C_O_FIFOSR

#define I2C_O_FIFOSR   0x0000013CU

Referenced by I2CFlushFifos(), I2CGetRxFifoCount(), I2CGetTxFifoCount(), I2CIsRxFifoEmpty(), I2CIsRxFifoFull(), I2CIsTxFifoEmpty(), and I2CIsTxFifoFull().

§ I2C_O_FCLKDIV

#define I2C_O_FCLKDIV   0x00000140U

Referenced by I2CControllerInit().

§ I2C_O_PDBGCTL

#define I2C_O_PDBGCTL   0x00000000U

§ I2C_O_EVENT0_IMASK

#define I2C_O_EVENT0_IMASK   0x00000004U

§ I2C_O_EVENT0_RIS

#define I2C_O_EVENT0_RIS   0x00000008U

Referenced by I2CIntStatus().

§ I2C_O_EVENT0_MIS

#define I2C_O_EVENT0_MIS   0x0000000CU

Referenced by I2CIntStatus().

§ I2C_O_EVENT0_IEN

#define I2C_O_EVENT0_IEN   0x00000010U

§ I2C_O_EVENT0_IDIS

#define I2C_O_EVENT0_IDIS   0x00000014U

Referenced by I2CClearInt().

§ I2C_O_EVENT0_IMEN

#define I2C_O_EVENT0_IMEN   0x00000018U

Referenced by I2CEnableInt().

§ I2C_O_EVENT0_IMDIS

#define I2C_O_EVENT0_IMDIS   0x0000001CU

Referenced by I2CDisableInt().

§ I2C_O_EVT_MODE

#define I2C_O_EVT_MODE   0x00000020U

§ I2C_O_DESC

#define I2C_O_DESC   0x00000024U

§ I2C_O_CLKCFG

#define I2C_O_CLKCFG   0x00001000U

§ I2C_GFCTL_GFSEL_W

#define I2C_GFCTL_GFSEL_W   4U

§ I2C_GFCTL_GFSEL_M

#define I2C_GFCTL_GFSEL_M   0x0000000FU

§ I2C_GFCTL_GFSEL_S

#define I2C_GFCTL_GFSEL_S   0U

§ I2C_GFCTL_GFSEL_DIS

#define I2C_GFCTL_GFSEL_DIS   0x00000000U

Referenced by I2CControllerInit().

§ I2C_GFCTL_GFSEL_CLK_1

#define I2C_GFCTL_GFSEL_CLK_1   0x00000001U

§ I2C_GFCTL_GFSEL_CLK_2

#define I2C_GFCTL_GFSEL_CLK_2   0x00000002U

§ I2C_GFCTL_GFSEL_CLK_3

#define I2C_GFCTL_GFSEL_CLK_3   0x00000003U

§ I2C_GFCTL_GFSEL_CLK_4

#define I2C_GFCTL_GFSEL_CLK_4   0x00000004U

§ I2C_GFCTL_GFSEL_CLK_5

#define I2C_GFCTL_GFSEL_CLK_5   0x00000005U

§ I2C_GFCTL_GFSEL_CLK_6

#define I2C_GFCTL_GFSEL_CLK_6   0x00000006U

§ I2C_GFCTL_GFSEL_CLK_7

#define I2C_GFCTL_GFSEL_CLK_7   0x00000007U

§ I2C_GFCTL_GFSEL_CLK_8

#define I2C_GFCTL_GFSEL_CLK_8   0x00000008U

§ I2C_GFCTL_GFSEL_CLK_9

#define I2C_GFCTL_GFSEL_CLK_9   0x00000009U

§ I2C_GFCTL_GFSEL_CLK_A

#define I2C_GFCTL_GFSEL_CLK_A   0x0000000AU

§ I2C_GFCTL_GFSEL_CLK_B

#define I2C_GFCTL_GFSEL_CLK_B   0x0000000BU

§ I2C_GFCTL_GFSEL_CLK_C

#define I2C_GFCTL_GFSEL_CLK_C   0x0000000CU

§ I2C_GFCTL_GFSEL_CLK_D

#define I2C_GFCTL_GFSEL_CLK_D   0x0000000DU

§ I2C_GFCTL_GFSEL_CLK_E

#define I2C_GFCTL_GFSEL_CLK_E   0x0000000EU

§ I2C_GFCTL_GFSEL_CLK_F

#define I2C_GFCTL_GFSEL_CLK_F   0x0000000FU

§ I2C_CSA_DIR

#define I2C_CSA_DIR   0x00000001U

§ I2C_CSA_DIR_M

#define I2C_CSA_DIR_M   0x00000001U

§ I2C_CSA_DIR_S

#define I2C_CSA_DIR_S   0U

§ I2C_CSA_DIR_TRANSMIT

#define I2C_CSA_DIR_TRANSMIT   0x00000000U

§ I2C_CSA_DIR_RECEIVE

#define I2C_CSA_DIR_RECEIVE   0x00000001U

§ I2C_CSA_TADDR_W

#define I2C_CSA_TADDR_W   10U

§ I2C_CSA_TADDR_M

#define I2C_CSA_TADDR_M   0x000007FEU

§ I2C_CSA_TADDR_S

#define I2C_CSA_TADDR_S   1U

Referenced by I2CControllerSetTargetAddr().

§ I2C_CSA_TADDR_MINIMUM

#define I2C_CSA_TADDR_MINIMUM   0x00000000U

§ I2C_CSA_TADDR_MAXIMUM

#define I2C_CSA_TADDR_MAXIMUM   0x000007FEU

§ I2C_CSA_CMODE

#define I2C_CSA_CMODE   0x00008000U

§ I2C_CSA_CMODE_M

#define I2C_CSA_CMODE_M   0x00008000U

§ I2C_CSA_CMODE_S

#define I2C_CSA_CMODE_S   15U

§ I2C_CSA_CMODE_SEVEN_BIT

#define I2C_CSA_CMODE_SEVEN_BIT   0x00000000U

§ I2C_CSA_CMODE_TEN_BIT

#define I2C_CSA_CMODE_TEN_BIT   0x00008000U

§ I2C_CCTR_BURSTRUN

#define I2C_CCTR_BURSTRUN   0x00000001U

§ I2C_CCTR_BURSTRUN_M

#define I2C_CCTR_BURSTRUN_M   0x00000001U

§ I2C_CCTR_BURSTRUN_S

#define I2C_CCTR_BURSTRUN_S   0U

§ I2C_CCTR_BURSTRUN_DIS

#define I2C_CCTR_BURSTRUN_DIS   0x00000000U

§ I2C_CCTR_BURSTRUN_EN

#define I2C_CCTR_BURSTRUN_EN   0x00000001U

§ I2C_CCTR_START

#define I2C_CCTR_START   0x00000002U

§ I2C_CCTR_START_M

#define I2C_CCTR_START_M   0x00000002U

§ I2C_CCTR_START_S

#define I2C_CCTR_START_S   1U

§ I2C_CCTR_START_DIS_START

#define I2C_CCTR_START_DIS_START   0x00000000U

§ I2C_CCTR_START_EN_START

#define I2C_CCTR_START_EN_START   0x00000002U

§ I2C_CCTR_STOP

#define I2C_CCTR_STOP   0x00000004U

§ I2C_CCTR_STOP_M

#define I2C_CCTR_STOP_M   0x00000004U

§ I2C_CCTR_STOP_S

#define I2C_CCTR_STOP_S   2U

§ I2C_CCTR_STOP_DIS_STOP

#define I2C_CCTR_STOP_DIS_STOP   0x00000000U

§ I2C_CCTR_STOP_EN_STOP

#define I2C_CCTR_STOP_EN_STOP   0x00000004U

§ I2C_CCTR_ACK

#define I2C_CCTR_ACK   0x00000008U

§ I2C_CCTR_ACK_M

#define I2C_CCTR_ACK_M   0x00000008U

§ I2C_CCTR_ACK_S

#define I2C_CCTR_ACK_S   3U

§ I2C_CCTR_ACK_DIS_ACK

#define I2C_CCTR_ACK_DIS_ACK   0x00000000U

§ I2C_CCTR_ACK_EN_ACK

#define I2C_CCTR_ACK_EN_ACK   0x00000008U

§ I2C_CCTR_CACKOEN

#define I2C_CCTR_CACKOEN   0x00000010U

§ I2C_CCTR_CACKOEN_M

#define I2C_CCTR_CACKOEN_M   0x00000010U

§ I2C_CCTR_CACKOEN_S

#define I2C_CCTR_CACKOEN_S   4U

§ I2C_CCTR_CACKOEN_EN

#define I2C_CCTR_CACKOEN_EN   0x00000010U

§ I2C_CCTR_CACKOEN_DIS

#define I2C_CCTR_CACKOEN_DIS   0x00000000U

§ I2C_CCTR_RDONTXEMPTY

#define I2C_CCTR_RDONTXEMPTY   0x00000020U

§ I2C_CCTR_RDONTXEMPTY_M

#define I2C_CCTR_RDONTXEMPTY_M   0x00000020U

§ I2C_CCTR_RDONTXEMPTY_S

#define I2C_CCTR_RDONTXEMPTY_S   5U

§ I2C_CCTR_RDONTXEMPTY_EN

#define I2C_CCTR_RDONTXEMPTY_EN   0x00000020U

§ I2C_CCTR_RDONTXEMPTY_DIS

#define I2C_CCTR_RDONTXEMPTY_DIS   0x00000000U

§ I2C_CCTR_MBLEN_W

#define I2C_CCTR_MBLEN_W   12U

§ I2C_CCTR_MBLEN_M

#define I2C_CCTR_MBLEN_M   0x0FFF0000U

Referenced by I2CControllerSetCommand().

§ I2C_CCTR_MBLEN_S

#define I2C_CCTR_MBLEN_S   16U

Referenced by I2CControllerSetCommand().

§ I2C_CCTR_MBLEN_MINIMUM

#define I2C_CCTR_MBLEN_MINIMUM   0x00000000U

§ I2C_CCTR_MBLEN_MAXIMUM

#define I2C_CCTR_MBLEN_MAXIMUM   0x0FFF0000U

§ I2C_CSR_BUSY

#define I2C_CSR_BUSY   0x00000001U

§ I2C_CSR_BUSY_M

#define I2C_CSR_BUSY_M   0x00000001U

Referenced by I2CControllerIsBusy().

§ I2C_CSR_BUSY_S

#define I2C_CSR_BUSY_S   0U

§ I2C_CSR_BUSY_CLEAR

#define I2C_CSR_BUSY_CLEAR   0x00000000U

§ I2C_CSR_BUSY_SET

#define I2C_CSR_BUSY_SET   0x00000001U

Referenced by I2CControllerIsBusy().

§ I2C_CSR_ERR

#define I2C_CSR_ERR   0x00000002U

§ I2C_CSR_ERR_M

#define I2C_CSR_ERR_M   0x00000002U

Referenced by I2CControllerGetError().

§ I2C_CSR_ERR_S

#define I2C_CSR_ERR_S   1U

§ I2C_CSR_ERR_CLEAR

#define I2C_CSR_ERR_CLEAR   0x00000000U

§ I2C_CSR_ERR_SET

#define I2C_CSR_ERR_SET   0x00000002U

§ I2C_CSR_ADRACK

#define I2C_CSR_ADRACK   0x00000004U

§ I2C_CSR_ADRACK_M

#define I2C_CSR_ADRACK_M   0x00000004U

Referenced by I2CControllerGetError().

§ I2C_CSR_ADRACK_S

#define I2C_CSR_ADRACK_S   2U

§ I2C_CSR_ADRACK_CLEAR

#define I2C_CSR_ADRACK_CLEAR   0x00000000U

§ I2C_CSR_ADRACK_SET

#define I2C_CSR_ADRACK_SET   0x00000004U

§ I2C_CSR_DATACK

#define I2C_CSR_DATACK   0x00000008U

§ I2C_CSR_DATACK_M

#define I2C_CSR_DATACK_M   0x00000008U

Referenced by I2CControllerGetError().

§ I2C_CSR_DATACK_S

#define I2C_CSR_DATACK_S   3U

§ I2C_CSR_DATACK_CLEAR

#define I2C_CSR_DATACK_CLEAR   0x00000000U

§ I2C_CSR_DATACK_SET

#define I2C_CSR_DATACK_SET   0x00000008U

§ I2C_CSR_ARBLST

#define I2C_CSR_ARBLST   0x00000010U

§ I2C_CSR_ARBLST_M

#define I2C_CSR_ARBLST_M   0x00000010U

Referenced by I2CControllerGetError().

§ I2C_CSR_ARBLST_S

#define I2C_CSR_ARBLST_S   4U

§ I2C_CSR_ARBLST_CLEAR

#define I2C_CSR_ARBLST_CLEAR   0x00000000U

§ I2C_CSR_ARBLST_SET

#define I2C_CSR_ARBLST_SET   0x00000010U

§ I2C_CSR_IDLE

#define I2C_CSR_IDLE   0x00000020U

§ I2C_CSR_IDLE_M

#define I2C_CSR_IDLE_M   0x00000020U

§ I2C_CSR_IDLE_S

#define I2C_CSR_IDLE_S   5U

§ I2C_CSR_IDLE_CLEAR

#define I2C_CSR_IDLE_CLEAR   0x00000000U

§ I2C_CSR_IDLE_SET

#define I2C_CSR_IDLE_SET   0x00000020U

§ I2C_CSR_BUSBSY

#define I2C_CSR_BUSBSY   0x00000040U

§ I2C_CSR_BUSBSY_M

#define I2C_CSR_BUSBSY_M   0x00000040U

Referenced by I2CControllerIsBusBusy().

§ I2C_CSR_BUSBSY_S

#define I2C_CSR_BUSBSY_S   6U

§ I2C_CSR_BUSBSY_CLEAR

#define I2C_CSR_BUSBSY_CLEAR   0x00000000U

§ I2C_CSR_BUSBSY_SET

#define I2C_CSR_BUSBSY_SET   0x00000040U

Referenced by I2CControllerIsBusBusy().

§ I2C_CSR_CBCNT_W

#define I2C_CSR_CBCNT_W   12U

§ I2C_CSR_CBCNT_M

#define I2C_CSR_CBCNT_M   0x0FFF0000U

§ I2C_CSR_CBCNT_S

#define I2C_CSR_CBCNT_S   16U

§ I2C_CSR_CBCNT_MAXIMUM

#define I2C_CSR_CBCNT_MAXIMUM   0x0FFF0000U

§ I2C_CSR_CBCNT_MINIMUM

#define I2C_CSR_CBCNT_MINIMUM   0x00000000U

§ I2C_CTPR_TPR_W

#define I2C_CTPR_TPR_W   7U

§ I2C_CTPR_TPR_M

#define I2C_CTPR_TPR_M   0x0000007FU

§ I2C_CTPR_TPR_S

#define I2C_CTPR_TPR_S   0U

§ I2C_CTPR_TPR_MINIMUM

#define I2C_CTPR_TPR_MINIMUM   0x00000000U

§ I2C_CTPR_TPR_MAXIMUM

#define I2C_CTPR_TPR_MAXIMUM   0x0000007FU

§ I2C_CCR_ACTIVE

#define I2C_CCR_ACTIVE   0x00000001U

§ I2C_CCR_ACTIVE_M

#define I2C_CCR_ACTIVE_M   0x00000001U

§ I2C_CCR_ACTIVE_S

#define I2C_CCR_ACTIVE_S   0U

§ I2C_CCR_ACTIVE_DIS

#define I2C_CCR_ACTIVE_DIS   0x00000000U

§ I2C_CCR_ACTIVE_EN

#define I2C_CCR_ACTIVE_EN   0x00000001U

Referenced by I2CControllerDisable(), and I2CControllerEnable().

§ I2C_CCR_MCST

#define I2C_CCR_MCST   0x00000002U

§ I2C_CCR_MCST_M

#define I2C_CCR_MCST_M   0x00000002U

§ I2C_CCR_MCST_S

#define I2C_CCR_MCST_S   1U

§ I2C_CCR_MCST_DIS

#define I2C_CCR_MCST_DIS   0x00000000U

§ I2C_CCR_MCST_EN

#define I2C_CCR_MCST_EN   0x00000002U

§ I2C_CCR_CLKSTRETCH

#define I2C_CCR_CLKSTRETCH   0x00000004U

§ I2C_CCR_CLKSTRETCH_M

#define I2C_CCR_CLKSTRETCH_M   0x00000004U

§ I2C_CCR_CLKSTRETCH_S

#define I2C_CCR_CLKSTRETCH_S   2U

§ I2C_CCR_CLKSTRETCH_DIS

#define I2C_CCR_CLKSTRETCH_DIS   0x00000000U

§ I2C_CCR_CLKSTRETCH_EN

#define I2C_CCR_CLKSTRETCH_EN   0x00000004U

§ I2C_CCR_LPBK

#define I2C_CCR_LPBK   0x00000100U

§ I2C_CCR_LPBK_M

#define I2C_CCR_LPBK_M   0x00000100U

§ I2C_CCR_LPBK_S

#define I2C_CCR_LPBK_S   8U

§ I2C_CCR_LPBK_DIS

#define I2C_CCR_LPBK_DIS   0x00000000U

§ I2C_CCR_LPBK_EN

#define I2C_CCR_LPBK_EN   0x00000100U

§ I2C_CBMON_SCL

#define I2C_CBMON_SCL   0x00000001U

§ I2C_CBMON_SCL_M

#define I2C_CBMON_SCL_M   0x00000001U

§ I2C_CBMON_SCL_S

#define I2C_CBMON_SCL_S   0U

§ I2C_CBMON_SCL_CLEAR

#define I2C_CBMON_SCL_CLEAR   0x00000000U

§ I2C_CBMON_SCL_SET

#define I2C_CBMON_SCL_SET   0x00000001U

§ I2C_CBMON_SDA

#define I2C_CBMON_SDA   0x00000002U

§ I2C_CBMON_SDA_M

#define I2C_CBMON_SDA_M   0x00000002U

§ I2C_CBMON_SDA_S

#define I2C_CBMON_SDA_S   1U

§ I2C_CBMON_SDA_CLEAR

#define I2C_CBMON_SDA_CLEAR   0x00000000U

§ I2C_CBMON_SDA_SET

#define I2C_CBMON_SDA_SET   0x00000002U

§ I2C_TOAR_OAR_W

#define I2C_TOAR_OAR_W   10U

§ I2C_TOAR_OAR_M

#define I2C_TOAR_OAR_M   0x000003FFU

§ I2C_TOAR_OAR_S

#define I2C_TOAR_OAR_S   0U

§ I2C_TOAR_OAR_MINIMUM

#define I2C_TOAR_OAR_MINIMUM   0x00000000U

§ I2C_TOAR_OAR_MAXIMUM

#define I2C_TOAR_OAR_MAXIMUM   0x000003FFU

§ I2C_TOAR_OAREN

#define I2C_TOAR_OAREN   0x00004000U

§ I2C_TOAR_OAREN_M

#define I2C_TOAR_OAREN_M   0x00004000U

§ I2C_TOAR_OAREN_S

#define I2C_TOAR_OAREN_S   14U

§ I2C_TOAR_OAREN_EN

#define I2C_TOAR_OAREN_EN   0x00004000U

§ I2C_TOAR_OAREN_DIS

#define I2C_TOAR_OAREN_DIS   0x00000000U

§ I2C_TOAR_MODE

#define I2C_TOAR_MODE   0x00008000U

§ I2C_TOAR_MODE_M

#define I2C_TOAR_MODE_M   0x00008000U

§ I2C_TOAR_MODE_S

#define I2C_TOAR_MODE_S   15U

§ I2C_TOAR_MODE_SEVEN_BIT

#define I2C_TOAR_MODE_SEVEN_BIT   0x00000000U

§ I2C_TOAR_MODE_TEN_BIT

#define I2C_TOAR_MODE_TEN_BIT   0x00008000U

§ I2C_TOAR2_OAR2_W

#define I2C_TOAR2_OAR2_W   7U

§ I2C_TOAR2_OAR2_M

#define I2C_TOAR2_OAR2_M   0x0000007FU

§ I2C_TOAR2_OAR2_S

#define I2C_TOAR2_OAR2_S   0U

§ I2C_TOAR2_OAR2_MINIMUM

#define I2C_TOAR2_OAR2_MINIMUM   0x00000000U

§ I2C_TOAR2_OAR2_MAXIMUM

#define I2C_TOAR2_OAR2_MAXIMUM   0x0000007FU

§ I2C_TOAR2_OAR2EN

#define I2C_TOAR2_OAR2EN   0x00000080U

§ I2C_TOAR2_OAR2EN_M

#define I2C_TOAR2_OAR2EN_M   0x00000080U

§ I2C_TOAR2_OAR2EN_S

#define I2C_TOAR2_OAR2EN_S   7U

§ I2C_TOAR2_OAR2EN_DIS

#define I2C_TOAR2_OAR2EN_DIS   0x00000000U

§ I2C_TOAR2_OAR2EN_EN

#define I2C_TOAR2_OAR2EN_EN   0x00000080U

§ I2C_TOAR2_OAR2_MASK_W

#define I2C_TOAR2_OAR2_MASK_W   7U

§ I2C_TOAR2_OAR2_MASK_M

#define I2C_TOAR2_OAR2_MASK_M   0x007F0000U

§ I2C_TOAR2_OAR2_MASK_S

#define I2C_TOAR2_OAR2_MASK_S   16U

§ I2C_TOAR2_OAR2_MASK_MINIMUM

#define I2C_TOAR2_OAR2_MASK_MINIMUM   0x00000000U

§ I2C_TOAR2_OAR2_MASK_MAXIMUM

#define I2C_TOAR2_OAR2_MASK_MAXIMUM   0x007F0000U

§ I2C_TCTR_ACTIVE

#define I2C_TCTR_ACTIVE   0x00000001U

§ I2C_TCTR_ACTIVE_M

#define I2C_TCTR_ACTIVE_M   0x00000001U

§ I2C_TCTR_ACTIVE_S

#define I2C_TCTR_ACTIVE_S   0U

§ I2C_TCTR_ACTIVE_DIS

#define I2C_TCTR_ACTIVE_DIS   0x00000000U

§ I2C_TCTR_ACTIVE_EN

#define I2C_TCTR_ACTIVE_EN   0x00000001U

§ I2C_TCTR_GENCALL

#define I2C_TCTR_GENCALL   0x00000002U

§ I2C_TCTR_GENCALL_M

#define I2C_TCTR_GENCALL_M   0x00000002U

§ I2C_TCTR_GENCALL_S

#define I2C_TCTR_GENCALL_S   1U

§ I2C_TCTR_GENCALL_DIS

#define I2C_TCTR_GENCALL_DIS   0x00000000U

§ I2C_TCTR_GENCALL_EN

#define I2C_TCTR_GENCALL_EN   0x00000002U

§ I2C_TCTR_CLKSTRETCH

#define I2C_TCTR_CLKSTRETCH   0x00000004U

§ I2C_TCTR_CLKSTRETCH_M

#define I2C_TCTR_CLKSTRETCH_M   0x00000004U

§ I2C_TCTR_CLKSTRETCH_S

#define I2C_TCTR_CLKSTRETCH_S   2U

§ I2C_TCTR_CLKSTRETCH_EN

#define I2C_TCTR_CLKSTRETCH_EN   0x00000004U

§ I2C_TCTR_CLKSTRETCH_DIS

#define I2C_TCTR_CLKSTRETCH_DIS   0x00000000U

§ I2C_TCTR_TXEMPTYONTREQ

#define I2C_TCTR_TXEMPTYONTREQ   0x00000008U

§ I2C_TCTR_TXEMPTYONTREQ_M

#define I2C_TCTR_TXEMPTYONTREQ_M   0x00000008U

§ I2C_TCTR_TXEMPTYONTREQ_S

#define I2C_TCTR_TXEMPTYONTREQ_S   3U

§ I2C_TCTR_TXEMPTYONTREQ_EN

#define I2C_TCTR_TXEMPTYONTREQ_EN   0x00000008U

§ I2C_TCTR_TXEMPTYONTREQ_DIS

#define I2C_TCTR_TXEMPTYONTREQ_DIS   0x00000000U

§ I2C_TCTR_TXTRIGXMODE

#define I2C_TCTR_TXTRIGXMODE   0x00000010U

§ I2C_TCTR_TXTRIGXMODE_M

#define I2C_TCTR_TXTRIGXMODE_M   0x00000010U

§ I2C_TCTR_TXTRIGXMODE_S

#define I2C_TCTR_TXTRIGXMODE_S   4U

§ I2C_TCTR_TXTRIGXMODE_EN

#define I2C_TCTR_TXTRIGXMODE_EN   0x00000010U

§ I2C_TCTR_TXTRIGXMODE_DIS

#define I2C_TCTR_TXTRIGXMODE_DIS   0x00000000U

§ I2C_TCTR_TXWAITSTALETXFIFO

#define I2C_TCTR_TXWAITSTALETXFIFO   0x00000020U

§ I2C_TCTR_TXWAITSTALETXFIFO_M

#define I2C_TCTR_TXWAITSTALETXFIFO_M   0x00000020U

§ I2C_TCTR_TXWAITSTALETXFIFO_S

#define I2C_TCTR_TXWAITSTALETXFIFO_S   5U

§ I2C_TCTR_TXWAITSTALETXFIFO_EN

#define I2C_TCTR_TXWAITSTALETXFIFO_EN   0x00000020U

§ I2C_TCTR_TXWAITSTALETXFIFO_DIS

#define I2C_TCTR_TXWAITSTALETXFIFO_DIS   0x00000000U

§ I2C_TCTR_RXFULLONRREQ

#define I2C_TCTR_RXFULLONRREQ   0x00000040U

§ I2C_TCTR_RXFULLONRREQ_M

#define I2C_TCTR_RXFULLONRREQ_M   0x00000040U

§ I2C_TCTR_RXFULLONRREQ_S

#define I2C_TCTR_RXFULLONRREQ_S   6U

§ I2C_TCTR_RXFULLONRREQ_EN

#define I2C_TCTR_RXFULLONRREQ_EN   0x00000040U

§ I2C_TCTR_RXFULLONRREQ_DIS

#define I2C_TCTR_RXFULLONRREQ_DIS   0x00000000U

§ I2C_TCTR_ENALRESPADR

#define I2C_TCTR_ENALRESPADR   0x00000100U

§ I2C_TCTR_ENALRESPADR_M

#define I2C_TCTR_ENALRESPADR_M   0x00000100U

§ I2C_TCTR_ENALRESPADR_S

#define I2C_TCTR_ENALRESPADR_S   8U

§ I2C_TCTR_ENALRESPADR_EN

#define I2C_TCTR_ENALRESPADR_EN   0x00000100U

§ I2C_TCTR_ENALRESPADR_DIS

#define I2C_TCTR_ENALRESPADR_DIS   0x00000000U

§ I2C_TCTR_ENDEFDEVADR

#define I2C_TCTR_ENDEFDEVADR   0x00000200U

§ I2C_TCTR_ENDEFDEVADR_M

#define I2C_TCTR_ENDEFDEVADR_M   0x00000200U

§ I2C_TCTR_ENDEFDEVADR_S

#define I2C_TCTR_ENDEFDEVADR_S   9U

§ I2C_TCTR_ENDEFDEVADR_EN

#define I2C_TCTR_ENDEFDEVADR_EN   0x00000200U

§ I2C_TCTR_ENDEFDEVADR_DIS

#define I2C_TCTR_ENDEFDEVADR_DIS   0x00000000U

§ I2C_TSR_RREQ

#define I2C_TSR_RREQ   0x00000001U

§ I2C_TSR_RREQ_M

#define I2C_TSR_RREQ_M   0x00000001U

§ I2C_TSR_RREQ_S

#define I2C_TSR_RREQ_S   0U

§ I2C_TSR_RREQ_CLEAR

#define I2C_TSR_RREQ_CLEAR   0x00000000U

§ I2C_TSR_RREQ_SET

#define I2C_TSR_RREQ_SET   0x00000001U

§ I2C_TSR_TREQ

#define I2C_TSR_TREQ   0x00000002U

§ I2C_TSR_TREQ_M

#define I2C_TSR_TREQ_M   0x00000002U

§ I2C_TSR_TREQ_S

#define I2C_TSR_TREQ_S   1U

§ I2C_TSR_TREQ_CLEAR

#define I2C_TSR_TREQ_CLEAR   0x00000000U

§ I2C_TSR_TREQ_SET

#define I2C_TSR_TREQ_SET   0x00000002U

§ I2C_TSR_RXMODE

#define I2C_TSR_RXMODE   0x00000004U

§ I2C_TSR_RXMODE_M

#define I2C_TSR_RXMODE_M   0x00000004U

§ I2C_TSR_RXMODE_S

#define I2C_TSR_RXMODE_S   2U

§ I2C_TSR_RXMODE_SET

#define I2C_TSR_RXMODE_SET   0x00000004U

§ I2C_TSR_RXMODE_CLEAR

#define I2C_TSR_RXMODE_CLEAR   0x00000000U

§ I2C_TSR_OAR2SEL

#define I2C_TSR_OAR2SEL   0x00000008U

§ I2C_TSR_OAR2SEL_M

#define I2C_TSR_OAR2SEL_M   0x00000008U

§ I2C_TSR_OAR2SEL_S

#define I2C_TSR_OAR2SEL_S   3U

§ I2C_TSR_OAR2SEL_CLEAR

#define I2C_TSR_OAR2SEL_CLEAR   0x00000000U

§ I2C_TSR_OAR2SEL_SET

#define I2C_TSR_OAR2SEL_SET   0x00000008U

§ I2C_TSR_BUSBSY

#define I2C_TSR_BUSBSY   0x00000040U

§ I2C_TSR_BUSBSY_M

#define I2C_TSR_BUSBSY_M   0x00000040U

§ I2C_TSR_BUSBSY_S

#define I2C_TSR_BUSBSY_S   6U

§ I2C_TSR_BUSBSY_SET

#define I2C_TSR_BUSBSY_SET   0x00000040U

§ I2C_TSR_BUSBSY_CLEAR

#define I2C_TSR_BUSBSY_CLEAR   0x00000000U

§ I2C_TSR_TXMODE

#define I2C_TSR_TXMODE   0x00000080U

§ I2C_TSR_TXMODE_M

#define I2C_TSR_TXMODE_M   0x00000080U

§ I2C_TSR_TXMODE_S

#define I2C_TSR_TXMODE_S   7U

§ I2C_TSR_TXMODE_SET

#define I2C_TSR_TXMODE_SET   0x00000080U

§ I2C_TSR_TXMODE_CLEAR

#define I2C_TSR_TXMODE_CLEAR   0x00000000U

§ I2C_TSR_STALETXFIFO

#define I2C_TSR_STALETXFIFO   0x00000100U

§ I2C_TSR_STALETXFIFO_M

#define I2C_TSR_STALETXFIFO_M   0x00000100U

§ I2C_TSR_STALETXFIFO_S

#define I2C_TSR_STALETXFIFO_S   8U

§ I2C_TSR_STALETXFIFO_SET

#define I2C_TSR_STALETXFIFO_SET   0x00000100U

§ I2C_TSR_STALETXFIFO_CLEAR

#define I2C_TSR_STALETXFIFO_CLEAR   0x00000000U

§ I2C_TSR_ADDRMATCH_W

#define I2C_TSR_ADDRMATCH_W   10U

§ I2C_TSR_ADDRMATCH_M

#define I2C_TSR_ADDRMATCH_M   0x0007FE00U

§ I2C_TSR_ADDRMATCH_S

#define I2C_TSR_ADDRMATCH_S   9U

§ I2C_TSR_ADDRMATCH_MINIMUM

#define I2C_TSR_ADDRMATCH_MINIMUM   0x00000000U

§ I2C_TSR_ADDRMATCH_MAXIMUM

#define I2C_TSR_ADDRMATCH_MAXIMUM   0x0007FE00U

§ I2C_RXDATA_VALUE_W

#define I2C_RXDATA_VALUE_W   8U

§ I2C_RXDATA_VALUE_M

#define I2C_RXDATA_VALUE_M   0x000000FFU

§ I2C_RXDATA_VALUE_S

#define I2C_RXDATA_VALUE_S   0U

§ I2C_RXDATA_VALUE_MINIMUM

#define I2C_RXDATA_VALUE_MINIMUM   0x00000000U

§ I2C_RXDATA_VALUE_MAXIMUM

#define I2C_RXDATA_VALUE_MAXIMUM   0x000000FFU

§ I2C_TXDATA_VALUE_W

#define I2C_TXDATA_VALUE_W   8U

§ I2C_TXDATA_VALUE_M

#define I2C_TXDATA_VALUE_M   0x000000FFU

§ I2C_TXDATA_VALUE_S

#define I2C_TXDATA_VALUE_S   0U

§ I2C_TXDATA_VALUE_MINIMUM

#define I2C_TXDATA_VALUE_MINIMUM   0x00000000U

§ I2C_TXDATA_VALUE_MAXIMUM

#define I2C_TXDATA_VALUE_MAXIMUM   0x000000FFU

§ I2C_TACKCTL_ACKOEN

#define I2C_TACKCTL_ACKOEN   0x00000001U

§ I2C_TACKCTL_ACKOEN_M

#define I2C_TACKCTL_ACKOEN_M   0x00000001U

§ I2C_TACKCTL_ACKOEN_S

#define I2C_TACKCTL_ACKOEN_S   0U

§ I2C_TACKCTL_ACKOEN_DIS

#define I2C_TACKCTL_ACKOEN_DIS   0x00000000U

§ I2C_TACKCTL_ACKOEN_EN

#define I2C_TACKCTL_ACKOEN_EN   0x00000001U

§ I2C_TACKCTL_ACKOVAL

#define I2C_TACKCTL_ACKOVAL   0x00000002U

§ I2C_TACKCTL_ACKOVAL_M

#define I2C_TACKCTL_ACKOVAL_M   0x00000002U

§ I2C_TACKCTL_ACKOVAL_S

#define I2C_TACKCTL_ACKOVAL_S   1U

§ I2C_TACKCTL_ACKOVAL_DIS

#define I2C_TACKCTL_ACKOVAL_DIS   0x00000000U

§ I2C_TACKCTL_ACKOVAL_EN

#define I2C_TACKCTL_ACKOVAL_EN   0x00000002U

§ I2C_TACKCTL_ACKOENONSTART

#define I2C_TACKCTL_ACKOENONSTART   0x00000004U

§ I2C_TACKCTL_ACKOENONSTART_M

#define I2C_TACKCTL_ACKOENONSTART_M   0x00000004U

§ I2C_TACKCTL_ACKOENONSTART_S

#define I2C_TACKCTL_ACKOENONSTART_S   2U

§ I2C_TACKCTL_ACKOENONSTART_EN

#define I2C_TACKCTL_ACKOENONSTART_EN   0x00000004U

§ I2C_TACKCTL_ACKOENONSTART_DIS

#define I2C_TACKCTL_ACKOENONSTART_DIS   0x00000000U

§ I2C_FIFOCTL_TXTRIG_W

#define I2C_FIFOCTL_TXTRIG_W   3U

§ I2C_FIFOCTL_TXTRIG_M

#define I2C_FIFOCTL_TXTRIG_M   0x00000007U

Referenced by I2CSetTxFifoTrigger().

§ I2C_FIFOCTL_TXTRIG_S

#define I2C_FIFOCTL_TXTRIG_S   0U

Referenced by I2CSetTxFifoTrigger().

§ I2C_FIFOCTL_TXTRIG_EMPTY

#define I2C_FIFOCTL_TXTRIG_EMPTY   0x00000000U

§ I2C_FIFOCTL_TXTRIG_LEVEL_1

#define I2C_FIFOCTL_TXTRIG_LEVEL_1   0x00000001U

§ I2C_FIFOCTL_TXTRIG_LEVEL_2

#define I2C_FIFOCTL_TXTRIG_LEVEL_2   0x00000002U

§ I2C_FIFOCTL_TXTRIG_LEVEL_3

#define I2C_FIFOCTL_TXTRIG_LEVEL_3   0x00000003U

§ I2C_FIFOCTL_TXTRIG_LEVEL_6

#define I2C_FIFOCTL_TXTRIG_LEVEL_6   0x00000006U

§ I2C_FIFOCTL_TXTRIG_LEVEL_4

#define I2C_FIFOCTL_TXTRIG_LEVEL_4   0x00000004U

§ I2C_FIFOCTL_TXTRIG_LEVEL_5

#define I2C_FIFOCTL_TXTRIG_LEVEL_5   0x00000005U

§ I2C_FIFOCTL_TXTRIG_LEVEL_7

#define I2C_FIFOCTL_TXTRIG_LEVEL_7   0x00000007U

§ I2C_FIFOCTL_TXFLUSH

#define I2C_FIFOCTL_TXFLUSH   0x00000080U

§ I2C_FIFOCTL_TXFLUSH_M

#define I2C_FIFOCTL_TXFLUSH_M   0x00000080U

§ I2C_FIFOCTL_TXFLUSH_S

#define I2C_FIFOCTL_TXFLUSH_S   7U

§ I2C_FIFOCTL_TXFLUSH_DIS

#define I2C_FIFOCTL_TXFLUSH_DIS   0x00000000U

§ I2C_FIFOCTL_TXFLUSH_EN

#define I2C_FIFOCTL_TXFLUSH_EN   0x00000080U

Referenced by I2CFlushFifos(), and I2CFlushTxFifo().

§ I2C_FIFOCTL_RXTRIG_W

#define I2C_FIFOCTL_RXTRIG_W   3U

§ I2C_FIFOCTL_RXTRIG_M

#define I2C_FIFOCTL_RXTRIG_M   0x00000700U

Referenced by I2CSetRxFifoTrigger().

§ I2C_FIFOCTL_RXTRIG_S

#define I2C_FIFOCTL_RXTRIG_S   8U

Referenced by I2CSetRxFifoTrigger().

§ I2C_FIFOCTL_RXTRIG_LEVEL_1

#define I2C_FIFOCTL_RXTRIG_LEVEL_1   0x00000000U

§ I2C_FIFOCTL_RXTRIG_LEVEL_2

#define I2C_FIFOCTL_RXTRIG_LEVEL_2   0x00000100U

§ I2C_FIFOCTL_RXTRIG_LEVEL_3

#define I2C_FIFOCTL_RXTRIG_LEVEL_3   0x00000200U

§ I2C_FIFOCTL_RXTRIG_LEVEL_4

#define I2C_FIFOCTL_RXTRIG_LEVEL_4   0x00000300U

§ I2C_FIFOCTL_RXTRIG_LEVEL_5

#define I2C_FIFOCTL_RXTRIG_LEVEL_5   0x00000400U

§ I2C_FIFOCTL_RXTRIG_LEVEL_6

#define I2C_FIFOCTL_RXTRIG_LEVEL_6   0x00000500U

§ I2C_FIFOCTL_RXTRIG_LEVEL_7

#define I2C_FIFOCTL_RXTRIG_LEVEL_7   0x00000600U

§ I2C_FIFOCTL_RXTRIG_LEVEL_8

#define I2C_FIFOCTL_RXTRIG_LEVEL_8   0x00000700U

§ I2C_FIFOCTL_RXFLUSH

#define I2C_FIFOCTL_RXFLUSH   0x00008000U

§ I2C_FIFOCTL_RXFLUSH_M

#define I2C_FIFOCTL_RXFLUSH_M   0x00008000U

§ I2C_FIFOCTL_RXFLUSH_S

#define I2C_FIFOCTL_RXFLUSH_S   15U

§ I2C_FIFOCTL_RXFLUSH_DIS

#define I2C_FIFOCTL_RXFLUSH_DIS   0x00000000U

§ I2C_FIFOCTL_RXFLUSH_EN

#define I2C_FIFOCTL_RXFLUSH_EN   0x00008000U

Referenced by I2CFlushFifos(), and I2CFlushRxFifo().

§ I2C_FIFOSR_RXFIFOCNT_W

#define I2C_FIFOSR_RXFIFOCNT_W   4U

§ I2C_FIFOSR_RXFIFOCNT_M

#define I2C_FIFOSR_RXFIFOCNT_M   0x0000000FU

Referenced by I2CFlushFifos(), I2CGetRxFifoCount(), I2CIsRxFifoEmpty(), and I2CIsRxFifoFull().

§ I2C_FIFOSR_RXFIFOCNT_S

#define I2C_FIFOSR_RXFIFOCNT_S   0U

Referenced by I2CGetRxFifoCount().

§ I2C_FIFOSR_RXFIFOCNT_MINIMUM

#define I2C_FIFOSR_RXFIFOCNT_MINIMUM   0x00000000U

Referenced by I2CFlushFifos(), and I2CIsRxFifoEmpty().

§ I2C_FIFOSR_RXFIFOCNT_MAXIMUM

#define I2C_FIFOSR_RXFIFOCNT_MAXIMUM   0x00000008U

Referenced by I2CIsRxFifoFull().

§ I2C_FIFOSR_RXFLUSH

#define I2C_FIFOSR_RXFLUSH   0x00000080U

§ I2C_FIFOSR_RXFLUSH_M

#define I2C_FIFOSR_RXFLUSH_M   0x00000080U

§ I2C_FIFOSR_RXFLUSH_S

#define I2C_FIFOSR_RXFLUSH_S   7U

§ I2C_FIFOSR_RXFLUSH_CLEAR

#define I2C_FIFOSR_RXFLUSH_CLEAR   0x00000000U

§ I2C_FIFOSR_RXFLUSH_SET

#define I2C_FIFOSR_RXFLUSH_SET   0x00000080U

§ I2C_FIFOSR_TXFIFOCNT_W

#define I2C_FIFOSR_TXFIFOCNT_W   4U

§ I2C_FIFOSR_TXFIFOCNT_M

#define I2C_FIFOSR_TXFIFOCNT_M   0x00000F00U

Referenced by I2CFlushFifos(), I2CGetTxFifoCount(), I2CIsTxFifoEmpty(), and I2CIsTxFifoFull().

§ I2C_FIFOSR_TXFIFOCNT_S

#define I2C_FIFOSR_TXFIFOCNT_S   8U

Referenced by I2CGetTxFifoCount().

§ I2C_FIFOSR_TXFIFOCNT_MINIMUM

#define I2C_FIFOSR_TXFIFOCNT_MINIMUM   0x00000000U

Referenced by I2CIsTxFifoFull().

§ I2C_FIFOSR_TXFIFOCNT_MAXIMUM

#define I2C_FIFOSR_TXFIFOCNT_MAXIMUM   0x00000800U

Referenced by I2CFlushFifos(), I2CGetTxFifoCount(), and I2CIsTxFifoEmpty().

§ I2C_FIFOSR_TXFLUSH

#define I2C_FIFOSR_TXFLUSH   0x00008000U

§ I2C_FIFOSR_TXFLUSH_M

#define I2C_FIFOSR_TXFLUSH_M   0x00008000U

§ I2C_FIFOSR_TXFLUSH_S

#define I2C_FIFOSR_TXFLUSH_S   15U

§ I2C_FIFOSR_TXFLUSH_CLEAR

#define I2C_FIFOSR_TXFLUSH_CLEAR   0x00000000U

§ I2C_FIFOSR_TXFLUSH_SET

#define I2C_FIFOSR_TXFLUSH_SET   0x00008000U

§ I2C_FCLKDIV_FCLKDIV_W

#define I2C_FCLKDIV_FCLKDIV_W   4U

§ I2C_FCLKDIV_FCLKDIV_M

#define I2C_FCLKDIV_FCLKDIV_M   0x0000000FU

§ I2C_FCLKDIV_FCLKDIV_S

#define I2C_FCLKDIV_FCLKDIV_S   0U

§ I2C_FCLKDIV_FCLKDIV_BY_1

#define I2C_FCLKDIV_FCLKDIV_BY_1   0x00000000U

§ I2C_FCLKDIV_FCLKDIV_BY_2

#define I2C_FCLKDIV_FCLKDIV_BY_2   0x00000001U

Referenced by I2CControllerInit().

§ I2C_FCLKDIV_FCLKDIV_BY_4

#define I2C_FCLKDIV_FCLKDIV_BY_4   0x00000002U

Referenced by I2CControllerInit().

§ I2C_FCLKDIV_FCLKDIV_BY_5

#define I2C_FCLKDIV_FCLKDIV_BY_5   0x00000003U

§ I2C_FCLKDIV_FCLKDIV_BY_8

#define I2C_FCLKDIV_FCLKDIV_BY_8   0x00000004U

§ I2C_FCLKDIV_FCLKDIV_BY_10

#define I2C_FCLKDIV_FCLKDIV_BY_10   0x00000005U

§ I2C_FCLKDIV_FCLKDIV_BY_16

#define I2C_FCLKDIV_FCLKDIV_BY_16   0x00000006U

§ I2C_FCLKDIV_FCLKDIV_BY_20

#define I2C_FCLKDIV_FCLKDIV_BY_20   0x00000007U

Referenced by I2CControllerInit().

§ I2C_FCLKDIV_FCLKDIV_BY_25

#define I2C_FCLKDIV_FCLKDIV_BY_25   0x00000008U

§ I2C_FCLKDIV_FCLKDIV_BY_32

#define I2C_FCLKDIV_FCLKDIV_BY_32   0x00000009U

§ I2C_FCLKDIV_FCLKDIV_BY_40

#define I2C_FCLKDIV_FCLKDIV_BY_40   0x0000000AU

§ I2C_FCLKDIV_FCLKDIV_BY_80

#define I2C_FCLKDIV_FCLKDIV_BY_80   0x0000000BU

§ I2C_PDBGCTL_FREE

#define I2C_PDBGCTL_FREE   0x00000001U

§ I2C_PDBGCTL_FREE_M

#define I2C_PDBGCTL_FREE_M   0x00000001U

§ I2C_PDBGCTL_FREE_S

#define I2C_PDBGCTL_FREE_S   0U

§ I2C_PDBGCTL_FREE_DIS

#define I2C_PDBGCTL_FREE_DIS   0x00000000U

§ I2C_PDBGCTL_FREE_EN

#define I2C_PDBGCTL_FREE_EN   0x00000001U

§ I2C_PDBGCTL_SOFT

#define I2C_PDBGCTL_SOFT   0x00000002U

§ I2C_PDBGCTL_SOFT_M

#define I2C_PDBGCTL_SOFT_M   0x00000002U

§ I2C_PDBGCTL_SOFT_S

#define I2C_PDBGCTL_SOFT_S   1U

§ I2C_PDBGCTL_SOFT_DIS

#define I2C_PDBGCTL_SOFT_DIS   0x00000000U

§ I2C_PDBGCTL_SOFT_EN

#define I2C_PDBGCTL_SOFT_EN   0x00000002U

§ I2C_EVENT0_IMASK_CRXDONE

#define I2C_EVENT0_IMASK_CRXDONE   0x00000001U

§ I2C_EVENT0_IMASK_CRXDONE_M

#define I2C_EVENT0_IMASK_CRXDONE_M   0x00000001U

§ I2C_EVENT0_IMASK_CRXDONE_S

#define I2C_EVENT0_IMASK_CRXDONE_S   0U

§ I2C_EVENT0_IMASK_CRXDONE_EN

#define I2C_EVENT0_IMASK_CRXDONE_EN   0x00000001U

§ I2C_EVENT0_IMASK_CRXDONE_DIS

#define I2C_EVENT0_IMASK_CRXDONE_DIS   0x00000000U

§ I2C_EVENT0_IMASK_CTXDONE

#define I2C_EVENT0_IMASK_CTXDONE   0x00000002U

§ I2C_EVENT0_IMASK_CTXDONE_M

#define I2C_EVENT0_IMASK_CTXDONE_M   0x00000002U

§ I2C_EVENT0_IMASK_CTXDONE_S

#define I2C_EVENT0_IMASK_CTXDONE_S   1U

§ I2C_EVENT0_IMASK_CTXDONE_EN

#define I2C_EVENT0_IMASK_CTXDONE_EN   0x00000002U

§ I2C_EVENT0_IMASK_CTXDONE_DIS

#define I2C_EVENT0_IMASK_CTXDONE_DIS   0x00000000U

§ I2C_EVENT0_IMASK_RXFIFOTRGC

#define I2C_EVENT0_IMASK_RXFIFOTRGC   0x00000004U

§ I2C_EVENT0_IMASK_RXFIFOTRGC_M

#define I2C_EVENT0_IMASK_RXFIFOTRGC_M   0x00000004U

§ I2C_EVENT0_IMASK_RXFIFOTRGC_S

#define I2C_EVENT0_IMASK_RXFIFOTRGC_S   2U

§ I2C_EVENT0_IMASK_RXFIFOTRGC_EN

#define I2C_EVENT0_IMASK_RXFIFOTRGC_EN   0x00000004U

§ I2C_EVENT0_IMASK_RXFIFOTRGC_DIS

#define I2C_EVENT0_IMASK_RXFIFOTRGC_DIS   0x00000000U

§ I2C_EVENT0_IMASK_TXFIFOTRGC

#define I2C_EVENT0_IMASK_TXFIFOTRGC   0x00000008U

§ I2C_EVENT0_IMASK_TXFIFOTRGC_M

#define I2C_EVENT0_IMASK_TXFIFOTRGC_M   0x00000008U

§ I2C_EVENT0_IMASK_TXFIFOTRGC_S

#define I2C_EVENT0_IMASK_TXFIFOTRGC_S   3U

§ I2C_EVENT0_IMASK_TXFIFOTRGC_EN

#define I2C_EVENT0_IMASK_TXFIFOTRGC_EN   0x00000008U

§ I2C_EVENT0_IMASK_TXFIFOTRGC_DIS

#define I2C_EVENT0_IMASK_TXFIFOTRGC_DIS   0x00000000U

§ I2C_EVENT0_IMASK_RXFIFOFULLC

#define I2C_EVENT0_IMASK_RXFIFOFULLC   0x00000010U

§ I2C_EVENT0_IMASK_RXFIFOFULLC_M

#define I2C_EVENT0_IMASK_RXFIFOFULLC_M   0x00000010U

§ I2C_EVENT0_IMASK_RXFIFOFULLC_S

#define I2C_EVENT0_IMASK_RXFIFOFULLC_S   4U

§ I2C_EVENT0_IMASK_RXFIFOFULLC_EN

#define I2C_EVENT0_IMASK_RXFIFOFULLC_EN   0x00000010U

§ I2C_EVENT0_IMASK_RXFIFOFULLC_DIS

#define I2C_EVENT0_IMASK_RXFIFOFULLC_DIS   0x00000000U

§ I2C_EVENT0_IMASK_TXEMPTYC

#define I2C_EVENT0_IMASK_TXEMPTYC   0x00000020U

§ I2C_EVENT0_IMASK_TXEMPTYC_M

#define I2C_EVENT0_IMASK_TXEMPTYC_M   0x00000020U

§ I2C_EVENT0_IMASK_TXEMPTYC_S

#define I2C_EVENT0_IMASK_TXEMPTYC_S   5U

§ I2C_EVENT0_IMASK_TXEMPTYC_EN

#define I2C_EVENT0_IMASK_TXEMPTYC_EN   0x00000020U

§ I2C_EVENT0_IMASK_TXEMPTYC_DIS

#define I2C_EVENT0_IMASK_TXEMPTYC_DIS   0x00000000U

§ I2C_EVENT0_IMASK_CNACK

#define I2C_EVENT0_IMASK_CNACK   0x00000040U

§ I2C_EVENT0_IMASK_CNACK_M

#define I2C_EVENT0_IMASK_CNACK_M   0x00000040U

§ I2C_EVENT0_IMASK_CNACK_S

#define I2C_EVENT0_IMASK_CNACK_S   6U

§ I2C_EVENT0_IMASK_CNACK_EN

#define I2C_EVENT0_IMASK_CNACK_EN   0x00000040U

§ I2C_EVENT0_IMASK_CNACK_DIS

#define I2C_EVENT0_IMASK_CNACK_DIS   0x00000000U

§ I2C_EVENT0_IMASK_CSTART

#define I2C_EVENT0_IMASK_CSTART   0x00000080U

§ I2C_EVENT0_IMASK_CSTART_M

#define I2C_EVENT0_IMASK_CSTART_M   0x00000080U

§ I2C_EVENT0_IMASK_CSTART_S

#define I2C_EVENT0_IMASK_CSTART_S   7U

§ I2C_EVENT0_IMASK_CSTART_EN

#define I2C_EVENT0_IMASK_CSTART_EN   0x00000080U

§ I2C_EVENT0_IMASK_CSTART_DIS

#define I2C_EVENT0_IMASK_CSTART_DIS   0x00000000U

§ I2C_EVENT0_IMASK_CSTOP

#define I2C_EVENT0_IMASK_CSTOP   0x00000100U

§ I2C_EVENT0_IMASK_CSTOP_M

#define I2C_EVENT0_IMASK_CSTOP_M   0x00000100U

§ I2C_EVENT0_IMASK_CSTOP_S

#define I2C_EVENT0_IMASK_CSTOP_S   8U

§ I2C_EVENT0_IMASK_CSTOP_EN

#define I2C_EVENT0_IMASK_CSTOP_EN   0x00000100U

§ I2C_EVENT0_IMASK_CSTOP_DIS

#define I2C_EVENT0_IMASK_CSTOP_DIS   0x00000000U

§ I2C_EVENT0_IMASK_CARBLOST

#define I2C_EVENT0_IMASK_CARBLOST   0x00000200U

§ I2C_EVENT0_IMASK_CARBLOST_M

#define I2C_EVENT0_IMASK_CARBLOST_M   0x00000200U

§ I2C_EVENT0_IMASK_CARBLOST_S

#define I2C_EVENT0_IMASK_CARBLOST_S   9U

§ I2C_EVENT0_IMASK_CARBLOST_EN

#define I2C_EVENT0_IMASK_CARBLOST_EN   0x00000200U

§ I2C_EVENT0_IMASK_CARBLOST_DIS

#define I2C_EVENT0_IMASK_CARBLOST_DIS   0x00000000U

§ I2C_EVENT0_IMASK_TRXDONE

#define I2C_EVENT0_IMASK_TRXDONE   0x00010000U

§ I2C_EVENT0_IMASK_TRXDONE_M

#define I2C_EVENT0_IMASK_TRXDONE_M   0x00010000U

§ I2C_EVENT0_IMASK_TRXDONE_S

#define I2C_EVENT0_IMASK_TRXDONE_S   16U

§ I2C_EVENT0_IMASK_TRXDONE_EN

#define I2C_EVENT0_IMASK_TRXDONE_EN   0x00010000U

§ I2C_EVENT0_IMASK_TRXDONE_DIS

#define I2C_EVENT0_IMASK_TRXDONE_DIS   0x00000000U

§ I2C_EVENT0_IMASK_TTXDONE

#define I2C_EVENT0_IMASK_TTXDONE   0x00020000U

§ I2C_EVENT0_IMASK_TTXDONE_M

#define I2C_EVENT0_IMASK_TTXDONE_M   0x00020000U

§ I2C_EVENT0_IMASK_TTXDONE_S

#define I2C_EVENT0_IMASK_TTXDONE_S   17U

§ I2C_EVENT0_IMASK_TTXDONE_EN

#define I2C_EVENT0_IMASK_TTXDONE_EN   0x00020000U

§ I2C_EVENT0_IMASK_TTXDONE_DIS

#define I2C_EVENT0_IMASK_TTXDONE_DIS   0x00000000U

§ I2C_EVENT0_IMASK_RXFIFOTRGMT

#define I2C_EVENT0_IMASK_RXFIFOTRGMT   0x00040000U

§ I2C_EVENT0_IMASK_RXFIFOTRGMT_M

#define I2C_EVENT0_IMASK_RXFIFOTRGMT_M   0x00040000U

§ I2C_EVENT0_IMASK_RXFIFOTRGMT_S

#define I2C_EVENT0_IMASK_RXFIFOTRGMT_S   18U

§ I2C_EVENT0_IMASK_RXFIFOTRGMT_EN

#define I2C_EVENT0_IMASK_RXFIFOTRGMT_EN   0x00040000U

§ I2C_EVENT0_IMASK_RXFIFOTRGMT_DIS

#define I2C_EVENT0_IMASK_RXFIFOTRGMT_DIS   0x00000000U

§ I2C_EVENT0_IMASK_TXFIFOTRGT

#define I2C_EVENT0_IMASK_TXFIFOTRGT   0x00080000U

§ I2C_EVENT0_IMASK_TXFIFOTRGT_M

#define I2C_EVENT0_IMASK_TXFIFOTRGT_M   0x00080000U

§ I2C_EVENT0_IMASK_TXFIFOTRGT_S

#define I2C_EVENT0_IMASK_TXFIFOTRGT_S   19U

§ I2C_EVENT0_IMASK_TXFIFOTRGT_EN

#define I2C_EVENT0_IMASK_TXFIFOTRGT_EN   0x00080000U

§ I2C_EVENT0_IMASK_TXFIFOTRGT_DIS

#define I2C_EVENT0_IMASK_TXFIFOTRGT_DIS   0x00000000U

§ I2C_EVENT0_IMASK_RXFIFOFULLT

#define I2C_EVENT0_IMASK_RXFIFOFULLT   0x00100000U

§ I2C_EVENT0_IMASK_RXFIFOFULLT_M

#define I2C_EVENT0_IMASK_RXFIFOFULLT_M   0x00100000U

§ I2C_EVENT0_IMASK_RXFIFOFULLT_S

#define I2C_EVENT0_IMASK_RXFIFOFULLT_S   20U

§ I2C_EVENT0_IMASK_RXFIFOFULLT_EN

#define I2C_EVENT0_IMASK_RXFIFOFULLT_EN   0x00100000U

§ I2C_EVENT0_IMASK_RXFIFOFULLT_DIS

#define I2C_EVENT0_IMASK_RXFIFOFULLT_DIS   0x00000000U

§ I2C_EVENT0_IMASK_TXEMPTYT

#define I2C_EVENT0_IMASK_TXEMPTYT   0x00200000U

§ I2C_EVENT0_IMASK_TXEMPTYT_M

#define I2C_EVENT0_IMASK_TXEMPTYT_M   0x00200000U

§ I2C_EVENT0_IMASK_TXEMPTYT_S

#define I2C_EVENT0_IMASK_TXEMPTYT_S   21U

§ I2C_EVENT0_IMASK_TXEMPTYT_EN

#define I2C_EVENT0_IMASK_TXEMPTYT_EN   0x00200000U

§ I2C_EVENT0_IMASK_TXEMPTYT_DIS

#define I2C_EVENT0_IMASK_TXEMPTYT_DIS   0x00000000U

§ I2C_EVENT0_IMASK_TSTART

#define I2C_EVENT0_IMASK_TSTART   0x00400000U

§ I2C_EVENT0_IMASK_TSTART_M

#define I2C_EVENT0_IMASK_TSTART_M   0x00400000U

§ I2C_EVENT0_IMASK_TSTART_S

#define I2C_EVENT0_IMASK_TSTART_S   22U

§ I2C_EVENT0_IMASK_TSTART_EN

#define I2C_EVENT0_IMASK_TSTART_EN   0x00400000U

§ I2C_EVENT0_IMASK_TSTART_DIS

#define I2C_EVENT0_IMASK_TSTART_DIS   0x00000000U

§ I2C_EVENT0_IMASK_TSTOP

#define I2C_EVENT0_IMASK_TSTOP   0x00800000U

§ I2C_EVENT0_IMASK_TSTOP_M

#define I2C_EVENT0_IMASK_TSTOP_M   0x00800000U

§ I2C_EVENT0_IMASK_TSTOP_S

#define I2C_EVENT0_IMASK_TSTOP_S   23U

§ I2C_EVENT0_IMASK_TSTOP_EN

#define I2C_EVENT0_IMASK_TSTOP_EN   0x00800000U

§ I2C_EVENT0_IMASK_TSTOP_DIS

#define I2C_EVENT0_IMASK_TSTOP_DIS   0x00000000U

§ I2C_EVENT0_IMASK_TGENCALL

#define I2C_EVENT0_IMASK_TGENCALL   0x01000000U

§ I2C_EVENT0_IMASK_TGENCALL_M

#define I2C_EVENT0_IMASK_TGENCALL_M   0x01000000U

§ I2C_EVENT0_IMASK_TGENCALL_S

#define I2C_EVENT0_IMASK_TGENCALL_S   24U

§ I2C_EVENT0_IMASK_TGENCALL_EN

#define I2C_EVENT0_IMASK_TGENCALL_EN   0x01000000U

§ I2C_EVENT0_IMASK_TGENCALL_DIS

#define I2C_EVENT0_IMASK_TGENCALL_DIS   0x00000000U

§ I2C_EVENT0_IMASK_TX_UNFL_T

#define I2C_EVENT0_IMASK_TX_UNFL_T   0x02000000U

§ I2C_EVENT0_IMASK_TX_UNFL_T_M

#define I2C_EVENT0_IMASK_TX_UNFL_T_M   0x02000000U

§ I2C_EVENT0_IMASK_TX_UNFL_T_S

#define I2C_EVENT0_IMASK_TX_UNFL_T_S   25U

§ I2C_EVENT0_IMASK_TX_UNFL_T_EN

#define I2C_EVENT0_IMASK_TX_UNFL_T_EN   0x02000000U

§ I2C_EVENT0_IMASK_TX_UNFL_T_DIS

#define I2C_EVENT0_IMASK_TX_UNFL_T_DIS   0x00000000U

§ I2C_EVENT0_IMASK_RX_OVFL_T

#define I2C_EVENT0_IMASK_RX_OVFL_T   0x04000000U

§ I2C_EVENT0_IMASK_RX_OVFL_T_M

#define I2C_EVENT0_IMASK_RX_OVFL_T_M   0x04000000U

§ I2C_EVENT0_IMASK_RX_OVFL_T_S

#define I2C_EVENT0_IMASK_RX_OVFL_T_S   26U

§ I2C_EVENT0_IMASK_RX_OVFL_T_EN

#define I2C_EVENT0_IMASK_RX_OVFL_T_EN   0x04000000U

§ I2C_EVENT0_IMASK_RX_OVFL_T_DIS

#define I2C_EVENT0_IMASK_RX_OVFL_T_DIS   0x00000000U

§ I2C_EVENT0_IMASK_TARBLOST

#define I2C_EVENT0_IMASK_TARBLOST   0x08000000U

§ I2C_EVENT0_IMASK_TARBLOST_M

#define I2C_EVENT0_IMASK_TARBLOST_M   0x08000000U

§ I2C_EVENT0_IMASK_TARBLOST_S

#define I2C_EVENT0_IMASK_TARBLOST_S   27U

§ I2C_EVENT0_IMASK_TARBLOST_EN

#define I2C_EVENT0_IMASK_TARBLOST_EN   0x08000000U

§ I2C_EVENT0_IMASK_TARBLOST_DIS

#define I2C_EVENT0_IMASK_TARBLOST_DIS   0x00000000U

§ I2C_EVENT0_RIS_CRXDONE

#define I2C_EVENT0_RIS_CRXDONE   0x00000001U

§ I2C_EVENT0_RIS_CRXDONE_M

#define I2C_EVENT0_RIS_CRXDONE_M   0x00000001U

§ I2C_EVENT0_RIS_CRXDONE_S

#define I2C_EVENT0_RIS_CRXDONE_S   0U

§ I2C_EVENT0_RIS_CRXDONE_SET

#define I2C_EVENT0_RIS_CRXDONE_SET   0x00000001U

§ I2C_EVENT0_RIS_CRXDONE_CLR

#define I2C_EVENT0_RIS_CRXDONE_CLR   0x00000000U

§ I2C_EVENT0_RIS_CTXDONE

#define I2C_EVENT0_RIS_CTXDONE   0x00000002U

§ I2C_EVENT0_RIS_CTXDONE_M

#define I2C_EVENT0_RIS_CTXDONE_M   0x00000002U

§ I2C_EVENT0_RIS_CTXDONE_S

#define I2C_EVENT0_RIS_CTXDONE_S   1U

§ I2C_EVENT0_RIS_CTXDONE_SET

#define I2C_EVENT0_RIS_CTXDONE_SET   0x00000002U

§ I2C_EVENT0_RIS_CTXDONE_CLR

#define I2C_EVENT0_RIS_CTXDONE_CLR   0x00000000U

§ I2C_EVENT0_RIS_RXFIFOTRGC

#define I2C_EVENT0_RIS_RXFIFOTRGC   0x00000004U

§ I2C_EVENT0_RIS_RXFIFOTRGC_M

#define I2C_EVENT0_RIS_RXFIFOTRGC_M   0x00000004U

§ I2C_EVENT0_RIS_RXFIFOTRGC_S

#define I2C_EVENT0_RIS_RXFIFOTRGC_S   2U

§ I2C_EVENT0_RIS_RXFIFOTRGC_SET

#define I2C_EVENT0_RIS_RXFIFOTRGC_SET   0x00000004U

§ I2C_EVENT0_RIS_RXFIFOTRGC_CLR

#define I2C_EVENT0_RIS_RXFIFOTRGC_CLR   0x00000000U

§ I2C_EVENT0_RIS_TXFIFOTRGC

#define I2C_EVENT0_RIS_TXFIFOTRGC   0x00000008U

§ I2C_EVENT0_RIS_TXFIFOTRGC_M

#define I2C_EVENT0_RIS_TXFIFOTRGC_M   0x00000008U

§ I2C_EVENT0_RIS_TXFIFOTRGC_S

#define I2C_EVENT0_RIS_TXFIFOTRGC_S   3U

§ I2C_EVENT0_RIS_TXFIFOTRGC_SET

#define I2C_EVENT0_RIS_TXFIFOTRGC_SET   0x00000008U

§ I2C_EVENT0_RIS_TXFIFOTRGC_CLR

#define I2C_EVENT0_RIS_TXFIFOTRGC_CLR   0x00000000U

§ I2C_EVENT0_RIS_RXFIFOFULLC

#define I2C_EVENT0_RIS_RXFIFOFULLC   0x00000010U

§ I2C_EVENT0_RIS_RXFIFOFULLC_M

#define I2C_EVENT0_RIS_RXFIFOFULLC_M   0x00000010U

§ I2C_EVENT0_RIS_RXFIFOFULLC_S

#define I2C_EVENT0_RIS_RXFIFOFULLC_S   4U

§ I2C_EVENT0_RIS_RXFIFOFULLC_SET

#define I2C_EVENT0_RIS_RXFIFOFULLC_SET   0x00000010U

§ I2C_EVENT0_RIS_RXFIFOFULLC_CLR

#define I2C_EVENT0_RIS_RXFIFOFULLC_CLR   0x00000000U

§ I2C_EVENT0_RIS_TXEMPTYC

#define I2C_EVENT0_RIS_TXEMPTYC   0x00000020U

§ I2C_EVENT0_RIS_TXEMPTYC_M

#define I2C_EVENT0_RIS_TXEMPTYC_M   0x00000020U

§ I2C_EVENT0_RIS_TXEMPTYC_S

#define I2C_EVENT0_RIS_TXEMPTYC_S   5U

§ I2C_EVENT0_RIS_TXEMPTYC_SET

#define I2C_EVENT0_RIS_TXEMPTYC_SET   0x00000020U

§ I2C_EVENT0_RIS_TXEMPTYC_CLR

#define I2C_EVENT0_RIS_TXEMPTYC_CLR   0x00000000U

§ I2C_EVENT0_RIS_CNACK

#define I2C_EVENT0_RIS_CNACK   0x00000040U

§ I2C_EVENT0_RIS_CNACK_M

#define I2C_EVENT0_RIS_CNACK_M   0x00000040U

§ I2C_EVENT0_RIS_CNACK_S

#define I2C_EVENT0_RIS_CNACK_S   6U

§ I2C_EVENT0_RIS_CNACK_SET

#define I2C_EVENT0_RIS_CNACK_SET   0x00000040U

§ I2C_EVENT0_RIS_CNACK_CLR

#define I2C_EVENT0_RIS_CNACK_CLR   0x00000000U

§ I2C_EVENT0_RIS_CSTART

#define I2C_EVENT0_RIS_CSTART   0x00000080U

§ I2C_EVENT0_RIS_CSTART_M

#define I2C_EVENT0_RIS_CSTART_M   0x00000080U

§ I2C_EVENT0_RIS_CSTART_S

#define I2C_EVENT0_RIS_CSTART_S   7U

§ I2C_EVENT0_RIS_CSTART_SET

#define I2C_EVENT0_RIS_CSTART_SET   0x00000080U

§ I2C_EVENT0_RIS_CSTART_CLR

#define I2C_EVENT0_RIS_CSTART_CLR   0x00000000U

§ I2C_EVENT0_RIS_CSTOP

#define I2C_EVENT0_RIS_CSTOP   0x00000100U

§ I2C_EVENT0_RIS_CSTOP_M

#define I2C_EVENT0_RIS_CSTOP_M   0x00000100U

§ I2C_EVENT0_RIS_CSTOP_S

#define I2C_EVENT0_RIS_CSTOP_S   8U

§ I2C_EVENT0_RIS_CSTOP_SET

#define I2C_EVENT0_RIS_CSTOP_SET   0x00000100U

§ I2C_EVENT0_RIS_CSTOP_CLR

#define I2C_EVENT0_RIS_CSTOP_CLR   0x00000000U

§ I2C_EVENT0_RIS_CARBLOST

#define I2C_EVENT0_RIS_CARBLOST   0x00000200U

§ I2C_EVENT0_RIS_CARBLOST_M

#define I2C_EVENT0_RIS_CARBLOST_M   0x00000200U

§ I2C_EVENT0_RIS_CARBLOST_S

#define I2C_EVENT0_RIS_CARBLOST_S   9U

§ I2C_EVENT0_RIS_CARBLOST_SET

#define I2C_EVENT0_RIS_CARBLOST_SET   0x00000200U

§ I2C_EVENT0_RIS_CARBLOST_CLR

#define I2C_EVENT0_RIS_CARBLOST_CLR   0x00000000U

§ I2C_EVENT0_RIS_TRXDONE

#define I2C_EVENT0_RIS_TRXDONE   0x00010000U

§ I2C_EVENT0_RIS_TRXDONE_M

#define I2C_EVENT0_RIS_TRXDONE_M   0x00010000U

§ I2C_EVENT0_RIS_TRXDONE_S

#define I2C_EVENT0_RIS_TRXDONE_S   16U

§ I2C_EVENT0_RIS_TRXDONE_SET

#define I2C_EVENT0_RIS_TRXDONE_SET   0x00010000U

§ I2C_EVENT0_RIS_TRXDONE_CLR

#define I2C_EVENT0_RIS_TRXDONE_CLR   0x00000000U

§ I2C_EVENT0_RIS_TTXDONE

#define I2C_EVENT0_RIS_TTXDONE   0x00020000U

§ I2C_EVENT0_RIS_TTXDONE_M

#define I2C_EVENT0_RIS_TTXDONE_M   0x00020000U

§ I2C_EVENT0_RIS_TTXDONE_S

#define I2C_EVENT0_RIS_TTXDONE_S   17U

§ I2C_EVENT0_RIS_TTXDONE_SET

#define I2C_EVENT0_RIS_TTXDONE_SET   0x00020000U

§ I2C_EVENT0_RIS_TTXDONE_CLR

#define I2C_EVENT0_RIS_TTXDONE_CLR   0x00000000U

§ I2C_EVENT0_RIS_RXFIFOTRGT

#define I2C_EVENT0_RIS_RXFIFOTRGT   0x00040000U

§ I2C_EVENT0_RIS_RXFIFOTRGT_M

#define I2C_EVENT0_RIS_RXFIFOTRGT_M   0x00040000U

§ I2C_EVENT0_RIS_RXFIFOTRGT_S

#define I2C_EVENT0_RIS_RXFIFOTRGT_S   18U

§ I2C_EVENT0_RIS_RXFIFOTRGT_SET

#define I2C_EVENT0_RIS_RXFIFOTRGT_SET   0x00040000U

§ I2C_EVENT0_RIS_RXFIFOTRGT_CLR

#define I2C_EVENT0_RIS_RXFIFOTRGT_CLR   0x00000000U

§ I2C_EVENT0_RIS_TXFIFOTRGT

#define I2C_EVENT0_RIS_TXFIFOTRGT   0x00080000U

§ I2C_EVENT0_RIS_TXFIFOTRGT_M

#define I2C_EVENT0_RIS_TXFIFOTRGT_M   0x00080000U

§ I2C_EVENT0_RIS_TXFIFOTRGT_S

#define I2C_EVENT0_RIS_TXFIFOTRGT_S   19U

§ I2C_EVENT0_RIS_TXFIFOTRGT_SET

#define I2C_EVENT0_RIS_TXFIFOTRGT_SET   0x00080000U

§ I2C_EVENT0_RIS_TXFIFOTRGT_CLR

#define I2C_EVENT0_RIS_TXFIFOTRGT_CLR   0x00000000U

§ I2C_EVENT0_RIS_RXFIFOFULLT

#define I2C_EVENT0_RIS_RXFIFOFULLT   0x00100000U

§ I2C_EVENT0_RIS_RXFIFOFULLT_M

#define I2C_EVENT0_RIS_RXFIFOFULLT_M   0x00100000U

§ I2C_EVENT0_RIS_RXFIFOFULLT_S

#define I2C_EVENT0_RIS_RXFIFOFULLT_S   20U

§ I2C_EVENT0_RIS_RXFIFOFULLT_SET

#define I2C_EVENT0_RIS_RXFIFOFULLT_SET   0x00100000U

§ I2C_EVENT0_RIS_RXFIFOFULLT_CLR

#define I2C_EVENT0_RIS_RXFIFOFULLT_CLR   0x00000000U

§ I2C_EVENT0_RIS_TXEMPTYT

#define I2C_EVENT0_RIS_TXEMPTYT   0x00200000U

§ I2C_EVENT0_RIS_TXEMPTYT_M

#define I2C_EVENT0_RIS_TXEMPTYT_M   0x00200000U

§ I2C_EVENT0_RIS_TXEMPTYT_S

#define I2C_EVENT0_RIS_TXEMPTYT_S   21U

§ I2C_EVENT0_RIS_TXEMPTYT_SET

#define I2C_EVENT0_RIS_TXEMPTYT_SET   0x00200000U

§ I2C_EVENT0_RIS_TXEMPTYT_CLR

#define I2C_EVENT0_RIS_TXEMPTYT_CLR   0x00000000U

§ I2C_EVENT0_RIS_TSTART

#define I2C_EVENT0_RIS_TSTART   0x00400000U

§ I2C_EVENT0_RIS_TSTART_M

#define I2C_EVENT0_RIS_TSTART_M   0x00400000U

§ I2C_EVENT0_RIS_TSTART_S

#define I2C_EVENT0_RIS_TSTART_S   22U

§ I2C_EVENT0_RIS_TSTART_SET

#define I2C_EVENT0_RIS_TSTART_SET   0x00400000U

§ I2C_EVENT0_RIS_TSTART_CLR

#define I2C_EVENT0_RIS_TSTART_CLR   0x00000000U

§ I2C_EVENT0_RIS_TSTOP

#define I2C_EVENT0_RIS_TSTOP   0x00800000U

§ I2C_EVENT0_RIS_TSTOP_M

#define I2C_EVENT0_RIS_TSTOP_M   0x00800000U

§ I2C_EVENT0_RIS_TSTOP_S

#define I2C_EVENT0_RIS_TSTOP_S   23U

§ I2C_EVENT0_RIS_TSTOP_SET

#define I2C_EVENT0_RIS_TSTOP_SET   0x00800000U

§ I2C_EVENT0_RIS_TSTOP_CLR

#define I2C_EVENT0_RIS_TSTOP_CLR   0x00000000U

§ I2C_EVENT0_RIS_TGENCALL

#define I2C_EVENT0_RIS_TGENCALL   0x01000000U

§ I2C_EVENT0_RIS_TGENCALL_M

#define I2C_EVENT0_RIS_TGENCALL_M   0x01000000U

§ I2C_EVENT0_RIS_TGENCALL_S

#define I2C_EVENT0_RIS_TGENCALL_S   24U

§ I2C_EVENT0_RIS_TGENCALL_SET

#define I2C_EVENT0_RIS_TGENCALL_SET   0x01000000U

§ I2C_EVENT0_RIS_TGENCALL_CLR

#define I2C_EVENT0_RIS_TGENCALL_CLR   0x00000000U

§ I2C_EVENT0_RIS_TX_UNFL_T

#define I2C_EVENT0_RIS_TX_UNFL_T   0x02000000U

§ I2C_EVENT0_RIS_TX_UNFL_T_M

#define I2C_EVENT0_RIS_TX_UNFL_T_M   0x02000000U

§ I2C_EVENT0_RIS_TX_UNFL_T_S

#define I2C_EVENT0_RIS_TX_UNFL_T_S   25U

§ I2C_EVENT0_RIS_TX_UNFL_T_SET

#define I2C_EVENT0_RIS_TX_UNFL_T_SET   0x02000000U

§ I2C_EVENT0_RIS_TX_UNFL_T_CLR

#define I2C_EVENT0_RIS_TX_UNFL_T_CLR   0x00000000U

§ I2C_EVENT0_RIS_RX_OVFL_T

#define I2C_EVENT0_RIS_RX_OVFL_T   0x04000000U

§ I2C_EVENT0_RIS_RX_OVFL_T_M

#define I2C_EVENT0_RIS_RX_OVFL_T_M   0x04000000U

§ I2C_EVENT0_RIS_RX_OVFL_T_S

#define I2C_EVENT0_RIS_RX_OVFL_T_S   26U

§ I2C_EVENT0_RIS_RX_OVFL_T_SET

#define I2C_EVENT0_RIS_RX_OVFL_T_SET   0x04000000U

§ I2C_EVENT0_RIS_RX_OVFL_T_CLR

#define I2C_EVENT0_RIS_RX_OVFL_T_CLR   0x00000000U

§ I2C_EVENT0_RIS_TARBLOST

#define I2C_EVENT0_RIS_TARBLOST   0x08000000U

§ I2C_EVENT0_RIS_TARBLOST_M

#define I2C_EVENT0_RIS_TARBLOST_M   0x08000000U

§ I2C_EVENT0_RIS_TARBLOST_S

#define I2C_EVENT0_RIS_TARBLOST_S   27U

§ I2C_EVENT0_RIS_TARBLOST_SET

#define I2C_EVENT0_RIS_TARBLOST_SET   0x08000000U

§ I2C_EVENT0_RIS_TARBLOST_CLR

#define I2C_EVENT0_RIS_TARBLOST_CLR   0x00000000U

§ I2C_EVENT0_MIS_CRXDONE

#define I2C_EVENT0_MIS_CRXDONE   0x00000001U

§ I2C_EVENT0_MIS_CRXDONE_M

#define I2C_EVENT0_MIS_CRXDONE_M   0x00000001U

§ I2C_EVENT0_MIS_CRXDONE_S

#define I2C_EVENT0_MIS_CRXDONE_S   0U

§ I2C_EVENT0_MIS_CRXDONE_SET

#define I2C_EVENT0_MIS_CRXDONE_SET   0x00000001U

§ I2C_EVENT0_MIS_CRXDONE_CLR

#define I2C_EVENT0_MIS_CRXDONE_CLR   0x00000000U

§ I2C_EVENT0_MIS_CTXDONE

#define I2C_EVENT0_MIS_CTXDONE   0x00000002U

§ I2C_EVENT0_MIS_CTXDONE_M

#define I2C_EVENT0_MIS_CTXDONE_M   0x00000002U

§ I2C_EVENT0_MIS_CTXDONE_S

#define I2C_EVENT0_MIS_CTXDONE_S   1U

§ I2C_EVENT0_MIS_CTXDONE_SET

#define I2C_EVENT0_MIS_CTXDONE_SET   0x00000002U

§ I2C_EVENT0_MIS_CTXDONE_CLR

#define I2C_EVENT0_MIS_CTXDONE_CLR   0x00000000U

§ I2C_EVENT0_MIS_RXFIFOTRGC

#define I2C_EVENT0_MIS_RXFIFOTRGC   0x00000004U

§ I2C_EVENT0_MIS_RXFIFOTRGC_M

#define I2C_EVENT0_MIS_RXFIFOTRGC_M   0x00000004U

§ I2C_EVENT0_MIS_RXFIFOTRGC_S

#define I2C_EVENT0_MIS_RXFIFOTRGC_S   2U

§ I2C_EVENT0_MIS_RXFIFOTRGC_SET

#define I2C_EVENT0_MIS_RXFIFOTRGC_SET   0x00000004U

§ I2C_EVENT0_MIS_RXFIFOTRGC_CLR

#define I2C_EVENT0_MIS_RXFIFOTRGC_CLR   0x00000000U

§ I2C_EVENT0_MIS_TXFIFOTRGC

#define I2C_EVENT0_MIS_TXFIFOTRGC   0x00000008U

§ I2C_EVENT0_MIS_TXFIFOTRGC_M

#define I2C_EVENT0_MIS_TXFIFOTRGC_M   0x00000008U

§ I2C_EVENT0_MIS_TXFIFOTRGC_S

#define I2C_EVENT0_MIS_TXFIFOTRGC_S   3U

§ I2C_EVENT0_MIS_TXFIFOTRGC_SET

#define I2C_EVENT0_MIS_TXFIFOTRGC_SET   0x00000008U

§ I2C_EVENT0_MIS_TXFIFOTRGC_CLR

#define I2C_EVENT0_MIS_TXFIFOTRGC_CLR   0x00000000U

§ I2C_EVENT0_MIS_RXFIFOFULLC

#define I2C_EVENT0_MIS_RXFIFOFULLC   0x00000010U

§ I2C_EVENT0_MIS_RXFIFOFULLC_M

#define I2C_EVENT0_MIS_RXFIFOFULLC_M   0x00000010U

§ I2C_EVENT0_MIS_RXFIFOFULLC_S

#define I2C_EVENT0_MIS_RXFIFOFULLC_S   4U

§ I2C_EVENT0_MIS_RXFIFOFULLC_SET

#define I2C_EVENT0_MIS_RXFIFOFULLC_SET   0x00000010U

§ I2C_EVENT0_MIS_RXFIFOFULLC_CLR

#define I2C_EVENT0_MIS_RXFIFOFULLC_CLR   0x00000000U

§ I2C_EVENT0_MIS_TXEMPTYC

#define I2C_EVENT0_MIS_TXEMPTYC   0x00000020U

§ I2C_EVENT0_MIS_TXEMPTYC_M

#define I2C_EVENT0_MIS_TXEMPTYC_M   0x00000020U

§ I2C_EVENT0_MIS_TXEMPTYC_S

#define I2C_EVENT0_MIS_TXEMPTYC_S   5U

§ I2C_EVENT0_MIS_TXEMPTYC_SET

#define I2C_EVENT0_MIS_TXEMPTYC_SET   0x00000020U

§ I2C_EVENT0_MIS_TXEMPTYC_CLR

#define I2C_EVENT0_MIS_TXEMPTYC_CLR   0x00000000U

§ I2C_EVENT0_MIS_CNACK

#define I2C_EVENT0_MIS_CNACK   0x00000040U

§ I2C_EVENT0_MIS_CNACK_M

#define I2C_EVENT0_MIS_CNACK_M   0x00000040U

§ I2C_EVENT0_MIS_CNACK_S

#define I2C_EVENT0_MIS_CNACK_S   6U

§ I2C_EVENT0_MIS_CNACK_SET

#define I2C_EVENT0_MIS_CNACK_SET   0x00000040U

§ I2C_EVENT0_MIS_CNACK_CLR

#define I2C_EVENT0_MIS_CNACK_CLR   0x00000000U

§ I2C_EVENT0_MIS_CSTART

#define I2C_EVENT0_MIS_CSTART   0x00000080U

§ I2C_EVENT0_MIS_CSTART_M

#define I2C_EVENT0_MIS_CSTART_M   0x00000080U

§ I2C_EVENT0_MIS_CSTART_S

#define I2C_EVENT0_MIS_CSTART_S   7U

§ I2C_EVENT0_MIS_CSTART_SET

#define I2C_EVENT0_MIS_CSTART_SET   0x00000080U

§ I2C_EVENT0_MIS_CSTART_CLR

#define I2C_EVENT0_MIS_CSTART_CLR   0x00000000U

§ I2C_EVENT0_MIS_CSTOP

#define I2C_EVENT0_MIS_CSTOP   0x00000100U

§ I2C_EVENT0_MIS_CSTOP_M

#define I2C_EVENT0_MIS_CSTOP_M   0x00000100U

§ I2C_EVENT0_MIS_CSTOP_S

#define I2C_EVENT0_MIS_CSTOP_S   8U

§ I2C_EVENT0_MIS_CSTOP_SET

#define I2C_EVENT0_MIS_CSTOP_SET   0x00000100U

§ I2C_EVENT0_MIS_CSTOP_CLR

#define I2C_EVENT0_MIS_CSTOP_CLR   0x00000000U

§ I2C_EVENT0_MIS_CARBLOST

#define I2C_EVENT0_MIS_CARBLOST   0x00000200U

§ I2C_EVENT0_MIS_CARBLOST_M

#define I2C_EVENT0_MIS_CARBLOST_M   0x00000200U

§ I2C_EVENT0_MIS_CARBLOST_S

#define I2C_EVENT0_MIS_CARBLOST_S   9U

§ I2C_EVENT0_MIS_CARBLOST_SET

#define I2C_EVENT0_MIS_CARBLOST_SET   0x00000200U

§ I2C_EVENT0_MIS_CARBLOST_CLR

#define I2C_EVENT0_MIS_CARBLOST_CLR   0x00000000U

§ I2C_EVENT0_MIS_TRXDONE

#define I2C_EVENT0_MIS_TRXDONE   0x00010000U

§ I2C_EVENT0_MIS_TRXDONE_M

#define I2C_EVENT0_MIS_TRXDONE_M   0x00010000U

§ I2C_EVENT0_MIS_TRXDONE_S

#define I2C_EVENT0_MIS_TRXDONE_S   16U

§ I2C_EVENT0_MIS_TRXDONE_SET

#define I2C_EVENT0_MIS_TRXDONE_SET   0x00010000U

§ I2C_EVENT0_MIS_TRXDONE_CLR

#define I2C_EVENT0_MIS_TRXDONE_CLR   0x00000000U

§ I2C_EVENT0_MIS_TTXDONE

#define I2C_EVENT0_MIS_TTXDONE   0x00020000U

§ I2C_EVENT0_MIS_TTXDONE_M

#define I2C_EVENT0_MIS_TTXDONE_M   0x00020000U

§ I2C_EVENT0_MIS_TTXDONE_S

#define I2C_EVENT0_MIS_TTXDONE_S   17U

§ I2C_EVENT0_MIS_TTXDONE_SET

#define I2C_EVENT0_MIS_TTXDONE_SET   0x00020000U

§ I2C_EVENT0_MIS_TTXDONE_CLR

#define I2C_EVENT0_MIS_TTXDONE_CLR   0x00000000U

§ I2C_EVENT0_MIS_RXFIFOTRGT

#define I2C_EVENT0_MIS_RXFIFOTRGT   0x00040000U

§ I2C_EVENT0_MIS_RXFIFOTRGT_M

#define I2C_EVENT0_MIS_RXFIFOTRGT_M   0x00040000U

§ I2C_EVENT0_MIS_RXFIFOTRGT_S

#define I2C_EVENT0_MIS_RXFIFOTRGT_S   18U

§ I2C_EVENT0_MIS_RXFIFOTRGT_SET

#define I2C_EVENT0_MIS_RXFIFOTRGT_SET   0x00040000U

§ I2C_EVENT0_MIS_RXFIFOTRGT_CLR

#define I2C_EVENT0_MIS_RXFIFOTRGT_CLR   0x00000000U

§ I2C_EVENT0_MIS_TXFIFOTRGT

#define I2C_EVENT0_MIS_TXFIFOTRGT   0x00080000U

§ I2C_EVENT0_MIS_TXFIFOTRGT_M

#define I2C_EVENT0_MIS_TXFIFOTRGT_M   0x00080000U

§ I2C_EVENT0_MIS_TXFIFOTRGT_S

#define I2C_EVENT0_MIS_TXFIFOTRGT_S   19U

§ I2C_EVENT0_MIS_TXFIFOTRGT_SET

#define I2C_EVENT0_MIS_TXFIFOTRGT_SET   0x00080000U

§ I2C_EVENT0_MIS_TXFIFOTRGT_CLR

#define I2C_EVENT0_MIS_TXFIFOTRGT_CLR   0x00000000U

§ I2C_EVENT0_MIS_RXFIFOFULLT

#define I2C_EVENT0_MIS_RXFIFOFULLT   0x00100000U

§ I2C_EVENT0_MIS_RXFIFOFULLT_M

#define I2C_EVENT0_MIS_RXFIFOFULLT_M   0x00100000U

§ I2C_EVENT0_MIS_RXFIFOFULLT_S

#define I2C_EVENT0_MIS_RXFIFOFULLT_S   20U

§ I2C_EVENT0_MIS_RXFIFOFULLT_SET

#define I2C_EVENT0_MIS_RXFIFOFULLT_SET   0x00100000U

§ I2C_EVENT0_MIS_RXFIFOFULLT_CLR

#define I2C_EVENT0_MIS_RXFIFOFULLT_CLR   0x00000000U

§ I2C_EVENT0_MIS_TXEMPTYT

#define I2C_EVENT0_MIS_TXEMPTYT   0x00200000U

§ I2C_EVENT0_MIS_TXEMPTYT_M

#define I2C_EVENT0_MIS_TXEMPTYT_M   0x00200000U

§ I2C_EVENT0_MIS_TXEMPTYT_S

#define I2C_EVENT0_MIS_TXEMPTYT_S   21U

§ I2C_EVENT0_MIS_TXEMPTYT_SET

#define I2C_EVENT0_MIS_TXEMPTYT_SET   0x00200000U

§ I2C_EVENT0_MIS_TXEMPTYT_CLR

#define I2C_EVENT0_MIS_TXEMPTYT_CLR   0x00000000U

§ I2C_EVENT0_MIS_TSTART

#define I2C_EVENT0_MIS_TSTART   0x00400000U

§ I2C_EVENT0_MIS_TSTART_M

#define I2C_EVENT0_MIS_TSTART_M   0x00400000U

§ I2C_EVENT0_MIS_TSTART_S

#define I2C_EVENT0_MIS_TSTART_S   22U

§ I2C_EVENT0_MIS_TSTART_SET

#define I2C_EVENT0_MIS_TSTART_SET   0x00400000U

§ I2C_EVENT0_MIS_TSTART_CLR

#define I2C_EVENT0_MIS_TSTART_CLR   0x00000000U

§ I2C_EVENT0_MIS_TSTOP

#define I2C_EVENT0_MIS_TSTOP   0x00800000U

§ I2C_EVENT0_MIS_TSTOP_M

#define I2C_EVENT0_MIS_TSTOP_M   0x00800000U

§ I2C_EVENT0_MIS_TSTOP_S

#define I2C_EVENT0_MIS_TSTOP_S   23U

§ I2C_EVENT0_MIS_TSTOP_SET

#define I2C_EVENT0_MIS_TSTOP_SET   0x00800000U

§ I2C_EVENT0_MIS_TSTOP_CLR

#define I2C_EVENT0_MIS_TSTOP_CLR   0x00000000U

§ I2C_EVENT0_MIS_TGENCALL

#define I2C_EVENT0_MIS_TGENCALL   0x01000000U

§ I2C_EVENT0_MIS_TGENCALL_M

#define I2C_EVENT0_MIS_TGENCALL_M   0x01000000U

§ I2C_EVENT0_MIS_TGENCALL_S

#define I2C_EVENT0_MIS_TGENCALL_S   24U

§ I2C_EVENT0_MIS_TGENCALL_SET

#define I2C_EVENT0_MIS_TGENCALL_SET   0x01000000U

§ I2C_EVENT0_MIS_TGENCALL_CLR

#define I2C_EVENT0_MIS_TGENCALL_CLR   0x00000000U

§ I2C_EVENT0_MIS_TTX_UNFL

#define I2C_EVENT0_MIS_TTX_UNFL   0x02000000U

§ I2C_EVENT0_MIS_TTX_UNFL_M

#define I2C_EVENT0_MIS_TTX_UNFL_M   0x02000000U

§ I2C_EVENT0_MIS_TTX_UNFL_S

#define I2C_EVENT0_MIS_TTX_UNFL_S   25U

§ I2C_EVENT0_MIS_TTX_UNFL_SET

#define I2C_EVENT0_MIS_TTX_UNFL_SET   0x02000000U

§ I2C_EVENT0_MIS_TTX_UNFL_CLR

#define I2C_EVENT0_MIS_TTX_UNFL_CLR   0x00000000U

§ I2C_EVENT0_MIS_TRX_OVFL

#define I2C_EVENT0_MIS_TRX_OVFL   0x04000000U

§ I2C_EVENT0_MIS_TRX_OVFL_M

#define I2C_EVENT0_MIS_TRX_OVFL_M   0x04000000U

§ I2C_EVENT0_MIS_TRX_OVFL_S

#define I2C_EVENT0_MIS_TRX_OVFL_S   26U

§ I2C_EVENT0_MIS_TRX_OVFL_SET

#define I2C_EVENT0_MIS_TRX_OVFL_SET   0x04000000U

§ I2C_EVENT0_MIS_TRX_OVFL_CLR

#define I2C_EVENT0_MIS_TRX_OVFL_CLR   0x00000000U

§ I2C_EVENT0_MIS_TARBLOST

#define I2C_EVENT0_MIS_TARBLOST   0x08000000U

§ I2C_EVENT0_MIS_TARBLOST_M

#define I2C_EVENT0_MIS_TARBLOST_M   0x08000000U

§ I2C_EVENT0_MIS_TARBLOST_S

#define I2C_EVENT0_MIS_TARBLOST_S   27U

§ I2C_EVENT0_MIS_TARBLOST_SET

#define I2C_EVENT0_MIS_TARBLOST_SET   0x08000000U

§ I2C_EVENT0_MIS_TARBLOST_CLR

#define I2C_EVENT0_MIS_TARBLOST_CLR   0x00000000U

§ I2C_EVENT0_IEN_CRXDONE

#define I2C_EVENT0_IEN_CRXDONE   0x00000001U

§ I2C_EVENT0_IEN_CRXDONE_M

#define I2C_EVENT0_IEN_CRXDONE_M   0x00000001U

§ I2C_EVENT0_IEN_CRXDONE_S

#define I2C_EVENT0_IEN_CRXDONE_S   0U

§ I2C_EVENT0_IEN_CRXDONE_EN

#define I2C_EVENT0_IEN_CRXDONE_EN   0x00000001U

§ I2C_EVENT0_IEN_CRXDONE_DIS

#define I2C_EVENT0_IEN_CRXDONE_DIS   0x00000000U

§ I2C_EVENT0_IEN_CTXDONE

#define I2C_EVENT0_IEN_CTXDONE   0x00000002U

§ I2C_EVENT0_IEN_CTXDONE_M

#define I2C_EVENT0_IEN_CTXDONE_M   0x00000002U

§ I2C_EVENT0_IEN_CTXDONE_S

#define I2C_EVENT0_IEN_CTXDONE_S   1U

§ I2C_EVENT0_IEN_CTXDONE_EN

#define I2C_EVENT0_IEN_CTXDONE_EN   0x00000002U

§ I2C_EVENT0_IEN_CTXDONE_DIS

#define I2C_EVENT0_IEN_CTXDONE_DIS   0x00000000U

§ I2C_EVENT0_IEN_RXFIFOTRGC

#define I2C_EVENT0_IEN_RXFIFOTRGC   0x00000004U

§ I2C_EVENT0_IEN_RXFIFOTRGC_M

#define I2C_EVENT0_IEN_RXFIFOTRGC_M   0x00000004U

§ I2C_EVENT0_IEN_RXFIFOTRGC_S

#define I2C_EVENT0_IEN_RXFIFOTRGC_S   2U

§ I2C_EVENT0_IEN_RXFIFOTRGC_EN

#define I2C_EVENT0_IEN_RXFIFOTRGC_EN   0x00000004U

§ I2C_EVENT0_IEN_RXFIFOTRGC_DIS

#define I2C_EVENT0_IEN_RXFIFOTRGC_DIS   0x00000000U

§ I2C_EVENT0_IEN_TXFIFOTRGC

#define I2C_EVENT0_IEN_TXFIFOTRGC   0x00000008U

§ I2C_EVENT0_IEN_TXFIFOTRGC_M

#define I2C_EVENT0_IEN_TXFIFOTRGC_M   0x00000008U

§ I2C_EVENT0_IEN_TXFIFOTRGC_S

#define I2C_EVENT0_IEN_TXFIFOTRGC_S   3U

§ I2C_EVENT0_IEN_TXFIFOTRGC_EN

#define I2C_EVENT0_IEN_TXFIFOTRGC_EN   0x00000008U

§ I2C_EVENT0_IEN_TXFIFOTRGC_DIS

#define I2C_EVENT0_IEN_TXFIFOTRGC_DIS   0x00000000U

§ I2C_EVENT0_IEN_RXFIFOFULLC

#define I2C_EVENT0_IEN_RXFIFOFULLC   0x00000010U

§ I2C_EVENT0_IEN_RXFIFOFULLC_M

#define I2C_EVENT0_IEN_RXFIFOFULLC_M   0x00000010U

§ I2C_EVENT0_IEN_RXFIFOFULLC_S

#define I2C_EVENT0_IEN_RXFIFOFULLC_S   4U

§ I2C_EVENT0_IEN_RXFIFOFULLC_EN

#define I2C_EVENT0_IEN_RXFIFOFULLC_EN   0x00000010U

§ I2C_EVENT0_IEN_RXFIFOFULLC_DIS

#define I2C_EVENT0_IEN_RXFIFOFULLC_DIS   0x00000000U

§ I2C_EVENT0_IEN_TXEMPTYC

#define I2C_EVENT0_IEN_TXEMPTYC   0x00000020U

§ I2C_EVENT0_IEN_TXEMPTYC_M

#define I2C_EVENT0_IEN_TXEMPTYC_M   0x00000020U

§ I2C_EVENT0_IEN_TXEMPTYC_S

#define I2C_EVENT0_IEN_TXEMPTYC_S   5U

§ I2C_EVENT0_IEN_TXEMPTYC_EN

#define I2C_EVENT0_IEN_TXEMPTYC_EN   0x00000020U

§ I2C_EVENT0_IEN_TXEMPTYC_DIS

#define I2C_EVENT0_IEN_TXEMPTYC_DIS   0x00000000U

§ I2C_EVENT0_IEN_CNACK

#define I2C_EVENT0_IEN_CNACK   0x00000040U

§ I2C_EVENT0_IEN_CNACK_M

#define I2C_EVENT0_IEN_CNACK_M   0x00000040U

§ I2C_EVENT0_IEN_CNACK_S

#define I2C_EVENT0_IEN_CNACK_S   6U

§ I2C_EVENT0_IEN_CNACK_EN

#define I2C_EVENT0_IEN_CNACK_EN   0x00000040U

§ I2C_EVENT0_IEN_CNACK_DIS

#define I2C_EVENT0_IEN_CNACK_DIS   0x00000000U

§ I2C_EVENT0_IEN_CSTART

#define I2C_EVENT0_IEN_CSTART   0x00000080U

§ I2C_EVENT0_IEN_CSTART_M

#define I2C_EVENT0_IEN_CSTART_M   0x00000080U

§ I2C_EVENT0_IEN_CSTART_S

#define I2C_EVENT0_IEN_CSTART_S   7U

§ I2C_EVENT0_IEN_CSTART_EN

#define I2C_EVENT0_IEN_CSTART_EN   0x00000080U

§ I2C_EVENT0_IEN_CSTART_DIS

#define I2C_EVENT0_IEN_CSTART_DIS   0x00000000U

§ I2C_EVENT0_IEN_CSTOP

#define I2C_EVENT0_IEN_CSTOP   0x00000100U

§ I2C_EVENT0_IEN_CSTOP_M

#define I2C_EVENT0_IEN_CSTOP_M   0x00000100U

§ I2C_EVENT0_IEN_CSTOP_S

#define I2C_EVENT0_IEN_CSTOP_S   8U

§ I2C_EVENT0_IEN_CSTOP_EN

#define I2C_EVENT0_IEN_CSTOP_EN   0x00000100U

§ I2C_EVENT0_IEN_CSTOP_DIS

#define I2C_EVENT0_IEN_CSTOP_DIS   0x00000000U

§ I2C_EVENT0_IEN_CARBLOST

#define I2C_EVENT0_IEN_CARBLOST   0x00000200U

§ I2C_EVENT0_IEN_CARBLOST_M

#define I2C_EVENT0_IEN_CARBLOST_M   0x00000200U

§ I2C_EVENT0_IEN_CARBLOST_S

#define I2C_EVENT0_IEN_CARBLOST_S   9U

§ I2C_EVENT0_IEN_CARBLOST_EN

#define I2C_EVENT0_IEN_CARBLOST_EN   0x00000200U

§ I2C_EVENT0_IEN_CARBLOST_DIS

#define I2C_EVENT0_IEN_CARBLOST_DIS   0x00000000U

§ I2C_EVENT0_IEN_TRXDONE

#define I2C_EVENT0_IEN_TRXDONE   0x00010000U

§ I2C_EVENT0_IEN_TRXDONE_M

#define I2C_EVENT0_IEN_TRXDONE_M   0x00010000U

§ I2C_EVENT0_IEN_TRXDONE_S

#define I2C_EVENT0_IEN_TRXDONE_S   16U

§ I2C_EVENT0_IEN_TRXDONE_EN

#define I2C_EVENT0_IEN_TRXDONE_EN   0x00010000U

§ I2C_EVENT0_IEN_TRXDONE_DIS

#define I2C_EVENT0_IEN_TRXDONE_DIS   0x00000000U

§ I2C_EVENT0_IEN_TTXDONE

#define I2C_EVENT0_IEN_TTXDONE   0x00020000U

§ I2C_EVENT0_IEN_TTXDONE_M

#define I2C_EVENT0_IEN_TTXDONE_M   0x00020000U

§ I2C_EVENT0_IEN_TTXDONE_S

#define I2C_EVENT0_IEN_TTXDONE_S   17U

§ I2C_EVENT0_IEN_TTXDONE_EN

#define I2C_EVENT0_IEN_TTXDONE_EN   0x00020000U

§ I2C_EVENT0_IEN_TTXDONE_DIS

#define I2C_EVENT0_IEN_TTXDONE_DIS   0x00000000U

§ I2C_EVENT0_IEN_RXFIFOTRGT

#define I2C_EVENT0_IEN_RXFIFOTRGT   0x00040000U

§ I2C_EVENT0_IEN_RXFIFOTRGT_M

#define I2C_EVENT0_IEN_RXFIFOTRGT_M   0x00040000U

§ I2C_EVENT0_IEN_RXFIFOTRGT_S

#define I2C_EVENT0_IEN_RXFIFOTRGT_S   18U

§ I2C_EVENT0_IEN_RXFIFOTRGT_EN

#define I2C_EVENT0_IEN_RXFIFOTRGT_EN   0x00040000U

§ I2C_EVENT0_IEN_RXFIFOTRGT_DIS

#define I2C_EVENT0_IEN_RXFIFOTRGT_DIS   0x00000000U

§ I2C_EVENT0_IEN_TXFIFOTRGT

#define I2C_EVENT0_IEN_TXFIFOTRGT   0x00080000U

§ I2C_EVENT0_IEN_TXFIFOTRGT_M

#define I2C_EVENT0_IEN_TXFIFOTRGT_M   0x00080000U

§ I2C_EVENT0_IEN_TXFIFOTRGT_S

#define I2C_EVENT0_IEN_TXFIFOTRGT_S   19U

§ I2C_EVENT0_IEN_TXFIFOTRGT_EN

#define I2C_EVENT0_IEN_TXFIFOTRGT_EN   0x00080000U

§ I2C_EVENT0_IEN_TXFIFOTRGT_DIS

#define I2C_EVENT0_IEN_TXFIFOTRGT_DIS   0x00000000U

§ I2C_EVENT0_IEN_RXFIFOFULLT

#define I2C_EVENT0_IEN_RXFIFOFULLT   0x00100000U

§ I2C_EVENT0_IEN_RXFIFOFULLT_M

#define I2C_EVENT0_IEN_RXFIFOFULLT_M   0x00100000U

§ I2C_EVENT0_IEN_RXFIFOFULLT_S

#define I2C_EVENT0_IEN_RXFIFOFULLT_S   20U

§ I2C_EVENT0_IEN_RXFIFOFULLT_EN

#define I2C_EVENT0_IEN_RXFIFOFULLT_EN   0x00100000U

§ I2C_EVENT0_IEN_RXFIFOFULLT_DIS

#define I2C_EVENT0_IEN_RXFIFOFULLT_DIS   0x00000000U

§ I2C_EVENT0_IEN_TXEMPTYT

#define I2C_EVENT0_IEN_TXEMPTYT   0x00200000U

§ I2C_EVENT0_IEN_TXEMPTYT_M

#define I2C_EVENT0_IEN_TXEMPTYT_M   0x00200000U

§ I2C_EVENT0_IEN_TXEMPTYT_S

#define I2C_EVENT0_IEN_TXEMPTYT_S   21U

§ I2C_EVENT0_IEN_TXEMPTYT_EN

#define I2C_EVENT0_IEN_TXEMPTYT_EN   0x00200000U

§ I2C_EVENT0_IEN_TXEMPTYT_DIS

#define I2C_EVENT0_IEN_TXEMPTYT_DIS   0x00000000U

§ I2C_EVENT0_IEN_TSTART

#define I2C_EVENT0_IEN_TSTART   0x00400000U

§ I2C_EVENT0_IEN_TSTART_M

#define I2C_EVENT0_IEN_TSTART_M   0x00400000U

§ I2C_EVENT0_IEN_TSTART_S

#define I2C_EVENT0_IEN_TSTART_S   22U

§ I2C_EVENT0_IEN_TSTART_EN

#define I2C_EVENT0_IEN_TSTART_EN   0x00400000U

§ I2C_EVENT0_IEN_TSTART_DIS

#define I2C_EVENT0_IEN_TSTART_DIS   0x00000000U

§ I2C_EVENT0_IEN_TSTOP

#define I2C_EVENT0_IEN_TSTOP   0x00800000U

§ I2C_EVENT0_IEN_TSTOP_M

#define I2C_EVENT0_IEN_TSTOP_M   0x00800000U

§ I2C_EVENT0_IEN_TSTOP_S

#define I2C_EVENT0_IEN_TSTOP_S   23U

§ I2C_EVENT0_IEN_TSTOP_EN

#define I2C_EVENT0_IEN_TSTOP_EN   0x00800000U

§ I2C_EVENT0_IEN_TSTOP_DIS

#define I2C_EVENT0_IEN_TSTOP_DIS   0x00000000U

§ I2C_EVENT0_IEN_TGENCALL

#define I2C_EVENT0_IEN_TGENCALL   0x01000000U

§ I2C_EVENT0_IEN_TGENCALL_M

#define I2C_EVENT0_IEN_TGENCALL_M   0x01000000U

§ I2C_EVENT0_IEN_TGENCALL_S

#define I2C_EVENT0_IEN_TGENCALL_S   24U

§ I2C_EVENT0_IEN_TGENCALL_EN

#define I2C_EVENT0_IEN_TGENCALL_EN   0x01000000U

§ I2C_EVENT0_IEN_TGENCALL_DIS

#define I2C_EVENT0_IEN_TGENCALL_DIS   0x00000000U

§ I2C_EVENT0_IEN_TX_UNFL_T

#define I2C_EVENT0_IEN_TX_UNFL_T   0x02000000U

§ I2C_EVENT0_IEN_TX_UNFL_T_M

#define I2C_EVENT0_IEN_TX_UNFL_T_M   0x02000000U

§ I2C_EVENT0_IEN_TX_UNFL_T_S

#define I2C_EVENT0_IEN_TX_UNFL_T_S   25U

§ I2C_EVENT0_IEN_TX_UNFL_T_EN

#define I2C_EVENT0_IEN_TX_UNFL_T_EN   0x02000000U

§ I2C_EVENT0_IEN_TX_UNFL_T_DIS

#define I2C_EVENT0_IEN_TX_UNFL_T_DIS   0x00000000U

§ I2C_EVENT0_IEN_RX_OVFL_T

#define I2C_EVENT0_IEN_RX_OVFL_T   0x04000000U

§ I2C_EVENT0_IEN_RX_OVFL_T_M

#define I2C_EVENT0_IEN_RX_OVFL_T_M   0x04000000U

§ I2C_EVENT0_IEN_RX_OVFL_T_S

#define I2C_EVENT0_IEN_RX_OVFL_T_S   26U

§ I2C_EVENT0_IEN_RX_OVFL_T_EN

#define I2C_EVENT0_IEN_RX_OVFL_T_EN   0x04000000U

§ I2C_EVENT0_IEN_RX_OVFL_T_DIS

#define I2C_EVENT0_IEN_RX_OVFL_T_DIS   0x00000000U

§ I2C_EVENT0_IEN_TARBLOST

#define I2C_EVENT0_IEN_TARBLOST   0x08000000U

§ I2C_EVENT0_IEN_TARBLOST_M

#define I2C_EVENT0_IEN_TARBLOST_M   0x08000000U

§ I2C_EVENT0_IEN_TARBLOST_S

#define I2C_EVENT0_IEN_TARBLOST_S   27U

§ I2C_EVENT0_IEN_TARBLOST_EN

#define I2C_EVENT0_IEN_TARBLOST_EN   0x08000000U

§ I2C_EVENT0_IEN_TARBLOST_DIS

#define I2C_EVENT0_IEN_TARBLOST_DIS   0x00000000U

§ I2C_EVENT0_IDIS_CRXDONE

#define I2C_EVENT0_IDIS_CRXDONE   0x00000001U

§ I2C_EVENT0_IDIS_CRXDONE_M

#define I2C_EVENT0_IDIS_CRXDONE_M   0x00000001U

§ I2C_EVENT0_IDIS_CRXDONE_S

#define I2C_EVENT0_IDIS_CRXDONE_S   0U

§ I2C_EVENT0_IDIS_CRXDONE_EN

#define I2C_EVENT0_IDIS_CRXDONE_EN   0x00000001U

§ I2C_EVENT0_IDIS_CRXDONE_DIS

#define I2C_EVENT0_IDIS_CRXDONE_DIS   0x00000000U

§ I2C_EVENT0_IDIS_CTXDONE

#define I2C_EVENT0_IDIS_CTXDONE   0x00000002U

§ I2C_EVENT0_IDIS_CTXDONE_M

#define I2C_EVENT0_IDIS_CTXDONE_M   0x00000002U

§ I2C_EVENT0_IDIS_CTXDONE_S

#define I2C_EVENT0_IDIS_CTXDONE_S   1U

§ I2C_EVENT0_IDIS_CTXDONE_EN

#define I2C_EVENT0_IDIS_CTXDONE_EN   0x00000002U

§ I2C_EVENT0_IDIS_CTXDONE_DIS

#define I2C_EVENT0_IDIS_CTXDONE_DIS   0x00000000U

§ I2C_EVENT0_IDIS_RXFIFOTRGC

#define I2C_EVENT0_IDIS_RXFIFOTRGC   0x00000004U

§ I2C_EVENT0_IDIS_RXFIFOTRGC_M

#define I2C_EVENT0_IDIS_RXFIFOTRGC_M   0x00000004U

§ I2C_EVENT0_IDIS_RXFIFOTRGC_S

#define I2C_EVENT0_IDIS_RXFIFOTRGC_S   2U

§ I2C_EVENT0_IDIS_RXFIFOTRGC_EN

#define I2C_EVENT0_IDIS_RXFIFOTRGC_EN   0x00000004U

§ I2C_EVENT0_IDIS_RXFIFOTRGC_DIS

#define I2C_EVENT0_IDIS_RXFIFOTRGC_DIS   0x00000000U

§ I2C_EVENT0_IDIS_TXFIFOTRGC

#define I2C_EVENT0_IDIS_TXFIFOTRGC   0x00000008U

§ I2C_EVENT0_IDIS_TXFIFOTRGC_M

#define I2C_EVENT0_IDIS_TXFIFOTRGC_M   0x00000008U

§ I2C_EVENT0_IDIS_TXFIFOTRGC_S

#define I2C_EVENT0_IDIS_TXFIFOTRGC_S   3U

§ I2C_EVENT0_IDIS_TXFIFOTRGC_EN

#define I2C_EVENT0_IDIS_TXFIFOTRGC_EN   0x00000008U

§ I2C_EVENT0_IDIS_TXFIFOTRGC_DIS

#define I2C_EVENT0_IDIS_TXFIFOTRGC_DIS   0x00000000U

§ I2C_EVENT0_IDIS_RXFIFOFULLC

#define I2C_EVENT0_IDIS_RXFIFOFULLC   0x00000010U

§ I2C_EVENT0_IDIS_RXFIFOFULLC_M

#define I2C_EVENT0_IDIS_RXFIFOFULLC_M   0x00000010U

§ I2C_EVENT0_IDIS_RXFIFOFULLC_S

#define I2C_EVENT0_IDIS_RXFIFOFULLC_S   4U

§ I2C_EVENT0_IDIS_RXFIFOFULLC_EN

#define I2C_EVENT0_IDIS_RXFIFOFULLC_EN   0x00000010U

§ I2C_EVENT0_IDIS_RXFIFOFULLC_DIS

#define I2C_EVENT0_IDIS_RXFIFOFULLC_DIS   0x00000000U

§ I2C_EVENT0_IDIS_TXEMPTYC

#define I2C_EVENT0_IDIS_TXEMPTYC   0x00000020U

§ I2C_EVENT0_IDIS_TXEMPTYC_M

#define I2C_EVENT0_IDIS_TXEMPTYC_M   0x00000020U

§ I2C_EVENT0_IDIS_TXEMPTYC_S

#define I2C_EVENT0_IDIS_TXEMPTYC_S   5U

§ I2C_EVENT0_IDIS_TXEMPTYC_EN

#define I2C_EVENT0_IDIS_TXEMPTYC_EN   0x00000020U

§ I2C_EVENT0_IDIS_TXEMPTYC_DIS

#define I2C_EVENT0_IDIS_TXEMPTYC_DIS   0x00000000U

§ I2C_EVENT0_IDIS_CNACK

#define I2C_EVENT0_IDIS_CNACK   0x00000040U

§ I2C_EVENT0_IDIS_CNACK_M

#define I2C_EVENT0_IDIS_CNACK_M   0x00000040U

§ I2C_EVENT0_IDIS_CNACK_S

#define I2C_EVENT0_IDIS_CNACK_S   6U

§ I2C_EVENT0_IDIS_CNACK_EN

#define I2C_EVENT0_IDIS_CNACK_EN   0x00000040U

§ I2C_EVENT0_IDIS_CNACK_DIS

#define I2C_EVENT0_IDIS_CNACK_DIS   0x00000000U

§ I2C_EVENT0_IDIS_CSTART

#define I2C_EVENT0_IDIS_CSTART   0x00000080U

§ I2C_EVENT0_IDIS_CSTART_M

#define I2C_EVENT0_IDIS_CSTART_M   0x00000080U

§ I2C_EVENT0_IDIS_CSTART_S

#define I2C_EVENT0_IDIS_CSTART_S   7U

§ I2C_EVENT0_IDIS_CSTART_EN

#define I2C_EVENT0_IDIS_CSTART_EN   0x00000080U

§ I2C_EVENT0_IDIS_CSTART_DIS

#define I2C_EVENT0_IDIS_CSTART_DIS   0x00000000U

§ I2C_EVENT0_IDIS_CSTOP

#define I2C_EVENT0_IDIS_CSTOP   0x00000100U

§ I2C_EVENT0_IDIS_CSTOP_M

#define I2C_EVENT0_IDIS_CSTOP_M   0x00000100U

§ I2C_EVENT0_IDIS_CSTOP_S

#define I2C_EVENT0_IDIS_CSTOP_S   8U

§ I2C_EVENT0_IDIS_CSTOP_EN

#define I2C_EVENT0_IDIS_CSTOP_EN   0x00000100U

§ I2C_EVENT0_IDIS_CSTOP_DIS

#define I2C_EVENT0_IDIS_CSTOP_DIS   0x00000000U

§ I2C_EVENT0_IDIS_CARBLOST

#define I2C_EVENT0_IDIS_CARBLOST   0x00000200U

§ I2C_EVENT0_IDIS_CARBLOST_M

#define I2C_EVENT0_IDIS_CARBLOST_M   0x00000200U

§ I2C_EVENT0_IDIS_CARBLOST_S

#define I2C_EVENT0_IDIS_CARBLOST_S   9U

§ I2C_EVENT0_IDIS_CARBLOST_EN

#define I2C_EVENT0_IDIS_CARBLOST_EN   0x00000200U

§ I2C_EVENT0_IDIS_CARBLOST_DIS

#define I2C_EVENT0_IDIS_CARBLOST_DIS   0x00000000U

§ I2C_EVENT0_IDIS_TRXDONE

#define I2C_EVENT0_IDIS_TRXDONE   0x00010000U

§ I2C_EVENT0_IDIS_TRXDONE_M

#define I2C_EVENT0_IDIS_TRXDONE_M   0x00010000U

§ I2C_EVENT0_IDIS_TRXDONE_S

#define I2C_EVENT0_IDIS_TRXDONE_S   16U

§ I2C_EVENT0_IDIS_TRXDONE_EN

#define I2C_EVENT0_IDIS_TRXDONE_EN   0x00010000U

§ I2C_EVENT0_IDIS_TRXDONE_DIS

#define I2C_EVENT0_IDIS_TRXDONE_DIS   0x00000000U

§ I2C_EVENT0_IDIS_TTXDONE

#define I2C_EVENT0_IDIS_TTXDONE   0x00020000U

§ I2C_EVENT0_IDIS_TTXDONE_M

#define I2C_EVENT0_IDIS_TTXDONE_M   0x00020000U

§ I2C_EVENT0_IDIS_TTXDONE_S

#define I2C_EVENT0_IDIS_TTXDONE_S   17U

§ I2C_EVENT0_IDIS_TTXDONE_EN

#define I2C_EVENT0_IDIS_TTXDONE_EN   0x00020000U

§ I2C_EVENT0_IDIS_TTXDONE_DIS

#define I2C_EVENT0_IDIS_TTXDONE_DIS   0x00000000U

§ I2C_EVENT0_IDIS_RXFIFOTRGT

#define I2C_EVENT0_IDIS_RXFIFOTRGT   0x00040000U

§ I2C_EVENT0_IDIS_RXFIFOTRGT_M

#define I2C_EVENT0_IDIS_RXFIFOTRGT_M   0x00040000U

§ I2C_EVENT0_IDIS_RXFIFOTRGT_S

#define I2C_EVENT0_IDIS_RXFIFOTRGT_S   18U

§ I2C_EVENT0_IDIS_RXFIFOTRGT_EN

#define I2C_EVENT0_IDIS_RXFIFOTRGT_EN   0x00040000U

§ I2C_EVENT0_IDIS_RXFIFOTRGT_DIS

#define I2C_EVENT0_IDIS_RXFIFOTRGT_DIS   0x00000000U

§ I2C_EVENT0_IDIS_TXFIFOTRGT

#define I2C_EVENT0_IDIS_TXFIFOTRGT   0x00080000U

§ I2C_EVENT0_IDIS_TXFIFOTRGT_M

#define I2C_EVENT0_IDIS_TXFIFOTRGT_M   0x00080000U

§ I2C_EVENT0_IDIS_TXFIFOTRGT_S

#define I2C_EVENT0_IDIS_TXFIFOTRGT_S   19U

§ I2C_EVENT0_IDIS_TXFIFOTRGT_EN

#define I2C_EVENT0_IDIS_TXFIFOTRGT_EN   0x00080000U

§ I2C_EVENT0_IDIS_TXFIFOTRGT_DIS

#define I2C_EVENT0_IDIS_TXFIFOTRGT_DIS   0x00000000U

§ I2C_EVENT0_IDIS_RXFIFOFULLT

#define I2C_EVENT0_IDIS_RXFIFOFULLT   0x00100000U

§ I2C_EVENT0_IDIS_RXFIFOFULLT_M

#define I2C_EVENT0_IDIS_RXFIFOFULLT_M   0x00100000U

§ I2C_EVENT0_IDIS_RXFIFOFULLT_S

#define I2C_EVENT0_IDIS_RXFIFOFULLT_S   20U

§ I2C_EVENT0_IDIS_RXFIFOFULLT_EN

#define I2C_EVENT0_IDIS_RXFIFOFULLT_EN   0x00100000U

§ I2C_EVENT0_IDIS_RXFIFOFULLT_DIS

#define I2C_EVENT0_IDIS_RXFIFOFULLT_DIS   0x00000000U

§ I2C_EVENT0_IDIS_TXEMPTYT

#define I2C_EVENT0_IDIS_TXEMPTYT   0x00200000U

§ I2C_EVENT0_IDIS_TXEMPTYT_M

#define I2C_EVENT0_IDIS_TXEMPTYT_M   0x00200000U

§ I2C_EVENT0_IDIS_TXEMPTYT_S

#define I2C_EVENT0_IDIS_TXEMPTYT_S   21U

§ I2C_EVENT0_IDIS_TXEMPTYT_EN

#define I2C_EVENT0_IDIS_TXEMPTYT_EN   0x00200000U

§ I2C_EVENT0_IDIS_TXEMPTYT_DIS

#define I2C_EVENT0_IDIS_TXEMPTYT_DIS   0x00000000U

§ I2C_EVENT0_IDIS_TSTART

#define I2C_EVENT0_IDIS_TSTART   0x00400000U

§ I2C_EVENT0_IDIS_TSTART_M

#define I2C_EVENT0_IDIS_TSTART_M   0x00400000U

§ I2C_EVENT0_IDIS_TSTART_S

#define I2C_EVENT0_IDIS_TSTART_S   22U

§ I2C_EVENT0_IDIS_TSTART_EN

#define I2C_EVENT0_IDIS_TSTART_EN   0x00400000U

§ I2C_EVENT0_IDIS_TSTART_DIS

#define I2C_EVENT0_IDIS_TSTART_DIS   0x00000000U

§ I2C_EVENT0_IDIS_TSTOP

#define I2C_EVENT0_IDIS_TSTOP   0x00800000U

§ I2C_EVENT0_IDIS_TSTOP_M

#define I2C_EVENT0_IDIS_TSTOP_M   0x00800000U

§ I2C_EVENT0_IDIS_TSTOP_S

#define I2C_EVENT0_IDIS_TSTOP_S   23U

§ I2C_EVENT0_IDIS_TSTOP_EN

#define I2C_EVENT0_IDIS_TSTOP_EN   0x00800000U

§ I2C_EVENT0_IDIS_TSTOP_DIS

#define I2C_EVENT0_IDIS_TSTOP_DIS   0x00000000U

§ I2C_EVENT0_IDIS_TGENCALL

#define I2C_EVENT0_IDIS_TGENCALL   0x01000000U

§ I2C_EVENT0_IDIS_TGENCALL_M

#define I2C_EVENT0_IDIS_TGENCALL_M   0x01000000U

§ I2C_EVENT0_IDIS_TGENCALL_S

#define I2C_EVENT0_IDIS_TGENCALL_S   24U

§ I2C_EVENT0_IDIS_TGENCALL_EN

#define I2C_EVENT0_IDIS_TGENCALL_EN   0x01000000U

§ I2C_EVENT0_IDIS_TGENCALL_DIS

#define I2C_EVENT0_IDIS_TGENCALL_DIS   0x00000000U

§ I2C_EVENT0_IDIS_TX_UNFL_T

#define I2C_EVENT0_IDIS_TX_UNFL_T   0x02000000U

§ I2C_EVENT0_IDIS_TX_UNFL_T_M

#define I2C_EVENT0_IDIS_TX_UNFL_T_M   0x02000000U

§ I2C_EVENT0_IDIS_TX_UNFL_T_S

#define I2C_EVENT0_IDIS_TX_UNFL_T_S   25U

§ I2C_EVENT0_IDIS_TX_UNFL_T_EN

#define I2C_EVENT0_IDIS_TX_UNFL_T_EN   0x02000000U

§ I2C_EVENT0_IDIS_TX_UNFL_T_DIS

#define I2C_EVENT0_IDIS_TX_UNFL_T_DIS   0x00000000U

§ I2C_EVENT0_IDIS_RX_OVFL_T

#define I2C_EVENT0_IDIS_RX_OVFL_T   0x04000000U

§ I2C_EVENT0_IDIS_RX_OVFL_T_M

#define I2C_EVENT0_IDIS_RX_OVFL_T_M   0x04000000U

§ I2C_EVENT0_IDIS_RX_OVFL_T_S

#define I2C_EVENT0_IDIS_RX_OVFL_T_S   26U

§ I2C_EVENT0_IDIS_RX_OVFL_T_EN

#define I2C_EVENT0_IDIS_RX_OVFL_T_EN   0x04000000U

§ I2C_EVENT0_IDIS_RX_OVFL_T_DIS

#define I2C_EVENT0_IDIS_RX_OVFL_T_DIS   0x00000000U

§ I2C_EVENT0_IDIS_TARBLOST

#define I2C_EVENT0_IDIS_TARBLOST   0x08000000U

§ I2C_EVENT0_IDIS_TARBLOST_M

#define I2C_EVENT0_IDIS_TARBLOST_M   0x08000000U

§ I2C_EVENT0_IDIS_TARBLOST_S

#define I2C_EVENT0_IDIS_TARBLOST_S   27U

§ I2C_EVENT0_IDIS_TARBLOST_EN

#define I2C_EVENT0_IDIS_TARBLOST_EN   0x08000000U

§ I2C_EVENT0_IDIS_TARBLOST_DIS

#define I2C_EVENT0_IDIS_TARBLOST_DIS   0x00000000U

§ I2C_EVENT0_IMEN_CRXDONE

#define I2C_EVENT0_IMEN_CRXDONE   0x00000001U

§ I2C_EVENT0_IMEN_CRXDONE_M

#define I2C_EVENT0_IMEN_CRXDONE_M   0x00000001U

§ I2C_EVENT0_IMEN_CRXDONE_S

#define I2C_EVENT0_IMEN_CRXDONE_S   0U

§ I2C_EVENT0_IMEN_CRXDONE_EN

#define I2C_EVENT0_IMEN_CRXDONE_EN   0x00000001U

§ I2C_EVENT0_IMEN_CRXDONE_DIS

#define I2C_EVENT0_IMEN_CRXDONE_DIS   0x00000000U

§ I2C_EVENT0_IMEN_CTXDONE

#define I2C_EVENT0_IMEN_CTXDONE   0x00000002U

§ I2C_EVENT0_IMEN_CTXDONE_M

#define I2C_EVENT0_IMEN_CTXDONE_M   0x00000002U

§ I2C_EVENT0_IMEN_CTXDONE_S

#define I2C_EVENT0_IMEN_CTXDONE_S   1U

§ I2C_EVENT0_IMEN_CTXDONE_EN

#define I2C_EVENT0_IMEN_CTXDONE_EN   0x00000002U

§ I2C_EVENT0_IMEN_CTXDONE_DIS

#define I2C_EVENT0_IMEN_CTXDONE_DIS   0x00000000U

§ I2C_EVENT0_IMEN_RXFIFOTRGC

#define I2C_EVENT0_IMEN_RXFIFOTRGC   0x00000004U

§ I2C_EVENT0_IMEN_RXFIFOTRGC_M

#define I2C_EVENT0_IMEN_RXFIFOTRGC_M   0x00000004U

§ I2C_EVENT0_IMEN_RXFIFOTRGC_S

#define I2C_EVENT0_IMEN_RXFIFOTRGC_S   2U

§ I2C_EVENT0_IMEN_RXFIFOTRGC_EN

#define I2C_EVENT0_IMEN_RXFIFOTRGC_EN   0x00000004U

§ I2C_EVENT0_IMEN_RXFIFOTRGC_DIS

#define I2C_EVENT0_IMEN_RXFIFOTRGC_DIS   0x00000000U

§ I2C_EVENT0_IMEN_TXFIFOTRGC

#define I2C_EVENT0_IMEN_TXFIFOTRGC   0x00000008U

§ I2C_EVENT0_IMEN_TXFIFOTRGC_M

#define I2C_EVENT0_IMEN_TXFIFOTRGC_M   0x00000008U

§ I2C_EVENT0_IMEN_TXFIFOTRGC_S

#define I2C_EVENT0_IMEN_TXFIFOTRGC_S   3U

§ I2C_EVENT0_IMEN_TXFIFOTRGC_EN

#define I2C_EVENT0_IMEN_TXFIFOTRGC_EN   0x00000008U

§ I2C_EVENT0_IMEN_TXFIFOTRGC_DIS

#define I2C_EVENT0_IMEN_TXFIFOTRGC_DIS   0x00000000U

§ I2C_EVENT0_IMEN_RXFIFOFULLC

#define I2C_EVENT0_IMEN_RXFIFOFULLC   0x00000010U

§ I2C_EVENT0_IMEN_RXFIFOFULLC_M

#define I2C_EVENT0_IMEN_RXFIFOFULLC_M   0x00000010U

§ I2C_EVENT0_IMEN_RXFIFOFULLC_S

#define I2C_EVENT0_IMEN_RXFIFOFULLC_S   4U

§ I2C_EVENT0_IMEN_RXFIFOFULLC_EN

#define I2C_EVENT0_IMEN_RXFIFOFULLC_EN   0x00000010U

§ I2C_EVENT0_IMEN_RXFIFOFULLC_DIS

#define I2C_EVENT0_IMEN_RXFIFOFULLC_DIS   0x00000000U

§ I2C_EVENT0_IMEN_TXEMPTYC

#define I2C_EVENT0_IMEN_TXEMPTYC   0x00000020U

§ I2C_EVENT0_IMEN_TXEMPTYC_M

#define I2C_EVENT0_IMEN_TXEMPTYC_M   0x00000020U

§ I2C_EVENT0_IMEN_TXEMPTYC_S

#define I2C_EVENT0_IMEN_TXEMPTYC_S   5U

§ I2C_EVENT0_IMEN_TXEMPTYC_EN

#define I2C_EVENT0_IMEN_TXEMPTYC_EN   0x00000020U

§ I2C_EVENT0_IMEN_TXEMPTYC_DIS

#define I2C_EVENT0_IMEN_TXEMPTYC_DIS   0x00000000U

§ I2C_EVENT0_IMEN_CNACK

#define I2C_EVENT0_IMEN_CNACK   0x00000040U

§ I2C_EVENT0_IMEN_CNACK_M

#define I2C_EVENT0_IMEN_CNACK_M   0x00000040U

§ I2C_EVENT0_IMEN_CNACK_S

#define I2C_EVENT0_IMEN_CNACK_S   6U

§ I2C_EVENT0_IMEN_CNACK_EN

#define I2C_EVENT0_IMEN_CNACK_EN   0x00000040U

§ I2C_EVENT0_IMEN_CNACK_DIS

#define I2C_EVENT0_IMEN_CNACK_DIS   0x00000000U

§ I2C_EVENT0_IMEN_CSTART

#define I2C_EVENT0_IMEN_CSTART   0x00000080U

§ I2C_EVENT0_IMEN_CSTART_M

#define I2C_EVENT0_IMEN_CSTART_M   0x00000080U

§ I2C_EVENT0_IMEN_CSTART_S

#define I2C_EVENT0_IMEN_CSTART_S   7U

§ I2C_EVENT0_IMEN_CSTART_EN

#define I2C_EVENT0_IMEN_CSTART_EN   0x00000080U

§ I2C_EVENT0_IMEN_CSTART_DIS

#define I2C_EVENT0_IMEN_CSTART_DIS   0x00000000U

§ I2C_EVENT0_IMEN_CSTOP

#define I2C_EVENT0_IMEN_CSTOP   0x00000100U

§ I2C_EVENT0_IMEN_CSTOP_M

#define I2C_EVENT0_IMEN_CSTOP_M   0x00000100U

§ I2C_EVENT0_IMEN_CSTOP_S

#define I2C_EVENT0_IMEN_CSTOP_S   8U

§ I2C_EVENT0_IMEN_CSTOP_EN

#define I2C_EVENT0_IMEN_CSTOP_EN   0x00000100U

§ I2C_EVENT0_IMEN_CSTOP_DIS

#define I2C_EVENT0_IMEN_CSTOP_DIS   0x00000000U

§ I2C_EVENT0_IMEN_CARBLOST

#define I2C_EVENT0_IMEN_CARBLOST   0x00000200U

§ I2C_EVENT0_IMEN_CARBLOST_M

#define I2C_EVENT0_IMEN_CARBLOST_M   0x00000200U

§ I2C_EVENT0_IMEN_CARBLOST_S

#define I2C_EVENT0_IMEN_CARBLOST_S   9U

§ I2C_EVENT0_IMEN_CARBLOST_EN

#define I2C_EVENT0_IMEN_CARBLOST_EN   0x00000200U

§ I2C_EVENT0_IMEN_CARBLOST_DIS

#define I2C_EVENT0_IMEN_CARBLOST_DIS   0x00000000U

§ I2C_EVENT0_IMEN_SRXDONE

#define I2C_EVENT0_IMEN_SRXDONE   0x00010000U

§ I2C_EVENT0_IMEN_SRXDONE_M

#define I2C_EVENT0_IMEN_SRXDONE_M   0x00010000U

§ I2C_EVENT0_IMEN_SRXDONE_S

#define I2C_EVENT0_IMEN_SRXDONE_S   16U

§ I2C_EVENT0_IMEN_SRXDONE_EN

#define I2C_EVENT0_IMEN_SRXDONE_EN   0x00010000U

§ I2C_EVENT0_IMEN_SRXDONE_DIS

#define I2C_EVENT0_IMEN_SRXDONE_DIS   0x00000000U

§ I2C_EVENT0_IMEN_TTXDONE

#define I2C_EVENT0_IMEN_TTXDONE   0x00020000U

§ I2C_EVENT0_IMEN_TTXDONE_M

#define I2C_EVENT0_IMEN_TTXDONE_M   0x00020000U

§ I2C_EVENT0_IMEN_TTXDONE_S

#define I2C_EVENT0_IMEN_TTXDONE_S   17U

§ I2C_EVENT0_IMEN_TTXDONE_EN

#define I2C_EVENT0_IMEN_TTXDONE_EN   0x00020000U

§ I2C_EVENT0_IMEN_TTXDONE_DIS

#define I2C_EVENT0_IMEN_TTXDONE_DIS   0x00000000U

§ I2C_EVENT0_IMEN_RXFIFOTRGT

#define I2C_EVENT0_IMEN_RXFIFOTRGT   0x00040000U

§ I2C_EVENT0_IMEN_RXFIFOTRGT_M

#define I2C_EVENT0_IMEN_RXFIFOTRGT_M   0x00040000U

§ I2C_EVENT0_IMEN_RXFIFOTRGT_S

#define I2C_EVENT0_IMEN_RXFIFOTRGT_S   18U

§ I2C_EVENT0_IMEN_RXFIFOTRGT_EN

#define I2C_EVENT0_IMEN_RXFIFOTRGT_EN   0x00040000U

§ I2C_EVENT0_IMEN_RXFIFOTRGT_DIS

#define I2C_EVENT0_IMEN_RXFIFOTRGT_DIS   0x00000000U

§ I2C_EVENT0_IMEN_TXFIFOTRGST

#define I2C_EVENT0_IMEN_TXFIFOTRGST   0x00080000U

§ I2C_EVENT0_IMEN_TXFIFOTRGST_M

#define I2C_EVENT0_IMEN_TXFIFOTRGST_M   0x00080000U

§ I2C_EVENT0_IMEN_TXFIFOTRGST_S

#define I2C_EVENT0_IMEN_TXFIFOTRGST_S   19U

§ I2C_EVENT0_IMEN_TXFIFOTRGST_EN

#define I2C_EVENT0_IMEN_TXFIFOTRGST_EN   0x00080000U

§ I2C_EVENT0_IMEN_TXFIFOTRGST_DIS

#define I2C_EVENT0_IMEN_TXFIFOTRGST_DIS   0x00000000U

§ I2C_EVENT0_IMEN_RXFIFOFULLT

#define I2C_EVENT0_IMEN_RXFIFOFULLT   0x00100000U

§ I2C_EVENT0_IMEN_RXFIFOFULLT_M

#define I2C_EVENT0_IMEN_RXFIFOFULLT_M   0x00100000U

§ I2C_EVENT0_IMEN_RXFIFOFULLT_S

#define I2C_EVENT0_IMEN_RXFIFOFULLT_S   20U

§ I2C_EVENT0_IMEN_RXFIFOFULLT_EN

#define I2C_EVENT0_IMEN_RXFIFOFULLT_EN   0x00100000U

§ I2C_EVENT0_IMEN_RXFIFOFULLT_DIS

#define I2C_EVENT0_IMEN_RXFIFOFULLT_DIS   0x00000000U

§ I2C_EVENT0_IMEN_TXEMPTYT

#define I2C_EVENT0_IMEN_TXEMPTYT   0x00200000U

§ I2C_EVENT0_IMEN_TXEMPTYT_M

#define I2C_EVENT0_IMEN_TXEMPTYT_M   0x00200000U

§ I2C_EVENT0_IMEN_TXEMPTYT_S

#define I2C_EVENT0_IMEN_TXEMPTYT_S   21U

§ I2C_EVENT0_IMEN_TXEMPTYT_EN

#define I2C_EVENT0_IMEN_TXEMPTYT_EN   0x00200000U

§ I2C_EVENT0_IMEN_TXEMPTYT_DIS

#define I2C_EVENT0_IMEN_TXEMPTYT_DIS   0x00000000U

§ I2C_EVENT0_IMEN_TSTART

#define I2C_EVENT0_IMEN_TSTART   0x00400000U

§ I2C_EVENT0_IMEN_TSTART_M

#define I2C_EVENT0_IMEN_TSTART_M   0x00400000U

§ I2C_EVENT0_IMEN_TSTART_S

#define I2C_EVENT0_IMEN_TSTART_S   22U

§ I2C_EVENT0_IMEN_TSTART_EN

#define I2C_EVENT0_IMEN_TSTART_EN   0x00400000U

§ I2C_EVENT0_IMEN_TSTART_DIS

#define I2C_EVENT0_IMEN_TSTART_DIS   0x00000000U

§ I2C_EVENT0_IMEN_TSTOP

#define I2C_EVENT0_IMEN_TSTOP   0x00800000U

§ I2C_EVENT0_IMEN_TSTOP_M

#define I2C_EVENT0_IMEN_TSTOP_M   0x00800000U

§ I2C_EVENT0_IMEN_TSTOP_S

#define I2C_EVENT0_IMEN_TSTOP_S   23U

§ I2C_EVENT0_IMEN_TSTOP_EN

#define I2C_EVENT0_IMEN_TSTOP_EN   0x00800000U

§ I2C_EVENT0_IMEN_TSTOP_DIS

#define I2C_EVENT0_IMEN_TSTOP_DIS   0x00000000U

§ I2C_EVENT0_IMEN_TGENCALL

#define I2C_EVENT0_IMEN_TGENCALL   0x01000000U

§ I2C_EVENT0_IMEN_TGENCALL_M

#define I2C_EVENT0_IMEN_TGENCALL_M   0x01000000U

§ I2C_EVENT0_IMEN_TGENCALL_S

#define I2C_EVENT0_IMEN_TGENCALL_S   24U

§ I2C_EVENT0_IMEN_TGENCALL_EN

#define I2C_EVENT0_IMEN_TGENCALL_EN   0x01000000U

§ I2C_EVENT0_IMEN_TGENCALL_DIS

#define I2C_EVENT0_IMEN_TGENCALL_DIS   0x00000000U

§ I2C_EVENT0_IMEN_TX_UNFL_T

#define I2C_EVENT0_IMEN_TX_UNFL_T   0x02000000U

§ I2C_EVENT0_IMEN_TX_UNFL_T_M

#define I2C_EVENT0_IMEN_TX_UNFL_T_M   0x02000000U

§ I2C_EVENT0_IMEN_TX_UNFL_T_S

#define I2C_EVENT0_IMEN_TX_UNFL_T_S   25U

§ I2C_EVENT0_IMEN_TX_UNFL_T_EN

#define I2C_EVENT0_IMEN_TX_UNFL_T_EN   0x02000000U

§ I2C_EVENT0_IMEN_TX_UNFL_T_DIS

#define I2C_EVENT0_IMEN_TX_UNFL_T_DIS   0x00000000U

§ I2C_EVENT0_IMEN_RX_OVFL_T

#define I2C_EVENT0_IMEN_RX_OVFL_T   0x04000000U

§ I2C_EVENT0_IMEN_RX_OVFL_T_M

#define I2C_EVENT0_IMEN_RX_OVFL_T_M   0x04000000U

§ I2C_EVENT0_IMEN_RX_OVFL_T_S

#define I2C_EVENT0_IMEN_RX_OVFL_T_S   26U

§ I2C_EVENT0_IMEN_RX_OVFL_T_EN

#define I2C_EVENT0_IMEN_RX_OVFL_T_EN   0x04000000U

§ I2C_EVENT0_IMEN_RX_OVFL_T_DIS

#define I2C_EVENT0_IMEN_RX_OVFL_T_DIS   0x00000000U

§ I2C_EVENT0_IMEN_TARBLOST

#define I2C_EVENT0_IMEN_TARBLOST   0x08000000U

§ I2C_EVENT0_IMEN_TARBLOST_M

#define I2C_EVENT0_IMEN_TARBLOST_M   0x08000000U

§ I2C_EVENT0_IMEN_TARBLOST_S

#define I2C_EVENT0_IMEN_TARBLOST_S   27U

§ I2C_EVENT0_IMEN_TARBLOST_EN

#define I2C_EVENT0_IMEN_TARBLOST_EN   0x08000000U

§ I2C_EVENT0_IMEN_TARBLOST_DIS

#define I2C_EVENT0_IMEN_TARBLOST_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_CRXDONE

#define I2C_EVENT0_IMDIS_CRXDONE   0x00000001U

§ I2C_EVENT0_IMDIS_CRXDONE_M

#define I2C_EVENT0_IMDIS_CRXDONE_M   0x00000001U

§ I2C_EVENT0_IMDIS_CRXDONE_S

#define I2C_EVENT0_IMDIS_CRXDONE_S   0U

§ I2C_EVENT0_IMDIS_CRXDONE_EN

#define I2C_EVENT0_IMDIS_CRXDONE_EN   0x00000001U

§ I2C_EVENT0_IMDIS_CRXDONE_DIS

#define I2C_EVENT0_IMDIS_CRXDONE_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_CTXDONE

#define I2C_EVENT0_IMDIS_CTXDONE   0x00000002U

§ I2C_EVENT0_IMDIS_CTXDONE_M

#define I2C_EVENT0_IMDIS_CTXDONE_M   0x00000002U

§ I2C_EVENT0_IMDIS_CTXDONE_S

#define I2C_EVENT0_IMDIS_CTXDONE_S   1U

§ I2C_EVENT0_IMDIS_CTXDONE_EN

#define I2C_EVENT0_IMDIS_CTXDONE_EN   0x00000002U

§ I2C_EVENT0_IMDIS_CTXDONE_DIS

#define I2C_EVENT0_IMDIS_CTXDONE_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_RXFIFOTRGC

#define I2C_EVENT0_IMDIS_RXFIFOTRGC   0x00000004U

§ I2C_EVENT0_IMDIS_RXFIFOTRGC_M

#define I2C_EVENT0_IMDIS_RXFIFOTRGC_M   0x00000004U

§ I2C_EVENT0_IMDIS_RXFIFOTRGC_S

#define I2C_EVENT0_IMDIS_RXFIFOTRGC_S   2U

§ I2C_EVENT0_IMDIS_RXFIFOTRGC_EN

#define I2C_EVENT0_IMDIS_RXFIFOTRGC_EN   0x00000004U

§ I2C_EVENT0_IMDIS_RXFIFOTRGC_DIS

#define I2C_EVENT0_IMDIS_RXFIFOTRGC_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_TXFIFOTRGC

#define I2C_EVENT0_IMDIS_TXFIFOTRGC   0x00000008U

§ I2C_EVENT0_IMDIS_TXFIFOTRGC_M

#define I2C_EVENT0_IMDIS_TXFIFOTRGC_M   0x00000008U

§ I2C_EVENT0_IMDIS_TXFIFOTRGC_S

#define I2C_EVENT0_IMDIS_TXFIFOTRGC_S   3U

§ I2C_EVENT0_IMDIS_TXFIFOTRGC_EN

#define I2C_EVENT0_IMDIS_TXFIFOTRGC_EN   0x00000008U

§ I2C_EVENT0_IMDIS_TXFIFOTRGC_DIS

#define I2C_EVENT0_IMDIS_TXFIFOTRGC_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_RXFIFOFULLC

#define I2C_EVENT0_IMDIS_RXFIFOFULLC   0x00000010U

§ I2C_EVENT0_IMDIS_RXFIFOFULLC_M

#define I2C_EVENT0_IMDIS_RXFIFOFULLC_M   0x00000010U

§ I2C_EVENT0_IMDIS_RXFIFOFULLC_S

#define I2C_EVENT0_IMDIS_RXFIFOFULLC_S   4U

§ I2C_EVENT0_IMDIS_RXFIFOFULLC_EN

#define I2C_EVENT0_IMDIS_RXFIFOFULLC_EN   0x00000010U

§ I2C_EVENT0_IMDIS_RXFIFOFULLC_DIS

#define I2C_EVENT0_IMDIS_RXFIFOFULLC_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_TXEMPTYC

#define I2C_EVENT0_IMDIS_TXEMPTYC   0x00000020U

§ I2C_EVENT0_IMDIS_TXEMPTYC_M

#define I2C_EVENT0_IMDIS_TXEMPTYC_M   0x00000020U

§ I2C_EVENT0_IMDIS_TXEMPTYC_S

#define I2C_EVENT0_IMDIS_TXEMPTYC_S   5U

§ I2C_EVENT0_IMDIS_TXEMPTYC_EN

#define I2C_EVENT0_IMDIS_TXEMPTYC_EN   0x00000020U

§ I2C_EVENT0_IMDIS_TXEMPTYC_DIS

#define I2C_EVENT0_IMDIS_TXEMPTYC_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_CNACK

#define I2C_EVENT0_IMDIS_CNACK   0x00000040U

§ I2C_EVENT0_IMDIS_CNACK_M

#define I2C_EVENT0_IMDIS_CNACK_M   0x00000040U

§ I2C_EVENT0_IMDIS_CNACK_S

#define I2C_EVENT0_IMDIS_CNACK_S   6U

§ I2C_EVENT0_IMDIS_CNACK_EN

#define I2C_EVENT0_IMDIS_CNACK_EN   0x00000040U

§ I2C_EVENT0_IMDIS_CNACK_DIS

#define I2C_EVENT0_IMDIS_CNACK_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_CSTART

#define I2C_EVENT0_IMDIS_CSTART   0x00000080U

§ I2C_EVENT0_IMDIS_CSTART_M

#define I2C_EVENT0_IMDIS_CSTART_M   0x00000080U

§ I2C_EVENT0_IMDIS_CSTART_S

#define I2C_EVENT0_IMDIS_CSTART_S   7U

§ I2C_EVENT0_IMDIS_CSTART_EN

#define I2C_EVENT0_IMDIS_CSTART_EN   0x00000080U

§ I2C_EVENT0_IMDIS_CSTART_DIS

#define I2C_EVENT0_IMDIS_CSTART_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_CSTOP

#define I2C_EVENT0_IMDIS_CSTOP   0x00000100U

§ I2C_EVENT0_IMDIS_CSTOP_M

#define I2C_EVENT0_IMDIS_CSTOP_M   0x00000100U

§ I2C_EVENT0_IMDIS_CSTOP_S

#define I2C_EVENT0_IMDIS_CSTOP_S   8U

§ I2C_EVENT0_IMDIS_CSTOP_EN

#define I2C_EVENT0_IMDIS_CSTOP_EN   0x00000100U

§ I2C_EVENT0_IMDIS_CSTOP_DIS

#define I2C_EVENT0_IMDIS_CSTOP_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_CARBLOST

#define I2C_EVENT0_IMDIS_CARBLOST   0x00000200U

§ I2C_EVENT0_IMDIS_CARBLOST_M

#define I2C_EVENT0_IMDIS_CARBLOST_M   0x00000200U

§ I2C_EVENT0_IMDIS_CARBLOST_S

#define I2C_EVENT0_IMDIS_CARBLOST_S   9U

§ I2C_EVENT0_IMDIS_CARBLOST_EN

#define I2C_EVENT0_IMDIS_CARBLOST_EN   0x00000200U

§ I2C_EVENT0_IMDIS_CARBLOST_DIS

#define I2C_EVENT0_IMDIS_CARBLOST_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_TRXDONE

#define I2C_EVENT0_IMDIS_TRXDONE   0x00010000U

§ I2C_EVENT0_IMDIS_TRXDONE_M

#define I2C_EVENT0_IMDIS_TRXDONE_M   0x00010000U

§ I2C_EVENT0_IMDIS_TRXDONE_S

#define I2C_EVENT0_IMDIS_TRXDONE_S   16U

§ I2C_EVENT0_IMDIS_TRXDONE_EN

#define I2C_EVENT0_IMDIS_TRXDONE_EN   0x00010000U

§ I2C_EVENT0_IMDIS_TRXDONE_DIS

#define I2C_EVENT0_IMDIS_TRXDONE_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_TTXDONE

#define I2C_EVENT0_IMDIS_TTXDONE   0x00020000U

§ I2C_EVENT0_IMDIS_TTXDONE_M

#define I2C_EVENT0_IMDIS_TTXDONE_M   0x00020000U

§ I2C_EVENT0_IMDIS_TTXDONE_S

#define I2C_EVENT0_IMDIS_TTXDONE_S   17U

§ I2C_EVENT0_IMDIS_TTXDONE_EN

#define I2C_EVENT0_IMDIS_TTXDONE_EN   0x00020000U

§ I2C_EVENT0_IMDIS_TTXDONE_DIS

#define I2C_EVENT0_IMDIS_TTXDONE_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_RXFIFOTRGT

#define I2C_EVENT0_IMDIS_RXFIFOTRGT   0x00040000U

§ I2C_EVENT0_IMDIS_RXFIFOTRGT_M

#define I2C_EVENT0_IMDIS_RXFIFOTRGT_M   0x00040000U

§ I2C_EVENT0_IMDIS_RXFIFOTRGT_S

#define I2C_EVENT0_IMDIS_RXFIFOTRGT_S   18U

§ I2C_EVENT0_IMDIS_RXFIFOTRGT_EN

#define I2C_EVENT0_IMDIS_RXFIFOTRGT_EN   0x00040000U

§ I2C_EVENT0_IMDIS_RXFIFOTRGT_DIS

#define I2C_EVENT0_IMDIS_RXFIFOTRGT_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_TXFIFOTRGT

#define I2C_EVENT0_IMDIS_TXFIFOTRGT   0x00080000U

§ I2C_EVENT0_IMDIS_TXFIFOTRGT_M

#define I2C_EVENT0_IMDIS_TXFIFOTRGT_M   0x00080000U

§ I2C_EVENT0_IMDIS_TXFIFOTRGT_S

#define I2C_EVENT0_IMDIS_TXFIFOTRGT_S   19U

§ I2C_EVENT0_IMDIS_TXFIFOTRGT_EN

#define I2C_EVENT0_IMDIS_TXFIFOTRGT_EN   0x00080000U

§ I2C_EVENT0_IMDIS_TXFIFOTRGT_DIS

#define I2C_EVENT0_IMDIS_TXFIFOTRGT_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_RXFIFOFULLT

#define I2C_EVENT0_IMDIS_RXFIFOFULLT   0x00100000U

§ I2C_EVENT0_IMDIS_RXFIFOFULLT_M

#define I2C_EVENT0_IMDIS_RXFIFOFULLT_M   0x00100000U

§ I2C_EVENT0_IMDIS_RXFIFOFULLT_S

#define I2C_EVENT0_IMDIS_RXFIFOFULLT_S   20U

§ I2C_EVENT0_IMDIS_RXFIFOFULLT_EN

#define I2C_EVENT0_IMDIS_RXFIFOFULLT_EN   0x00100000U

§ I2C_EVENT0_IMDIS_RXFIFOFULLT_DIS

#define I2C_EVENT0_IMDIS_RXFIFOFULLT_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_TXEMPTYT

#define I2C_EVENT0_IMDIS_TXEMPTYT   0x00200000U

§ I2C_EVENT0_IMDIS_TXEMPTYT_M

#define I2C_EVENT0_IMDIS_TXEMPTYT_M   0x00200000U

§ I2C_EVENT0_IMDIS_TXEMPTYT_S

#define I2C_EVENT0_IMDIS_TXEMPTYT_S   21U

§ I2C_EVENT0_IMDIS_TXEMPTYT_EN

#define I2C_EVENT0_IMDIS_TXEMPTYT_EN   0x00200000U

§ I2C_EVENT0_IMDIS_TXEMPTYT_DIS

#define I2C_EVENT0_IMDIS_TXEMPTYT_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_TSTART

#define I2C_EVENT0_IMDIS_TSTART   0x00400000U

§ I2C_EVENT0_IMDIS_TSTART_M

#define I2C_EVENT0_IMDIS_TSTART_M   0x00400000U

§ I2C_EVENT0_IMDIS_TSTART_S

#define I2C_EVENT0_IMDIS_TSTART_S   22U

§ I2C_EVENT0_IMDIS_TSTART_EN

#define I2C_EVENT0_IMDIS_TSTART_EN   0x00400000U

§ I2C_EVENT0_IMDIS_TSTART_DIS

#define I2C_EVENT0_IMDIS_TSTART_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_TSTOP

#define I2C_EVENT0_IMDIS_TSTOP   0x00800000U

§ I2C_EVENT0_IMDIS_TSTOP_M

#define I2C_EVENT0_IMDIS_TSTOP_M   0x00800000U

§ I2C_EVENT0_IMDIS_TSTOP_S

#define I2C_EVENT0_IMDIS_TSTOP_S   23U

§ I2C_EVENT0_IMDIS_TSTOP_EN

#define I2C_EVENT0_IMDIS_TSTOP_EN   0x00800000U

§ I2C_EVENT0_IMDIS_TSTOP_DIS

#define I2C_EVENT0_IMDIS_TSTOP_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_TGENCALL

#define I2C_EVENT0_IMDIS_TGENCALL   0x01000000U

§ I2C_EVENT0_IMDIS_TGENCALL_M

#define I2C_EVENT0_IMDIS_TGENCALL_M   0x01000000U

§ I2C_EVENT0_IMDIS_TGENCALL_S

#define I2C_EVENT0_IMDIS_TGENCALL_S   24U

§ I2C_EVENT0_IMDIS_TGENCALL_EN

#define I2C_EVENT0_IMDIS_TGENCALL_EN   0x01000000U

§ I2C_EVENT0_IMDIS_TGENCALL_DIS

#define I2C_EVENT0_IMDIS_TGENCALL_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_TX_UNFL_T

#define I2C_EVENT0_IMDIS_TX_UNFL_T   0x02000000U

§ I2C_EVENT0_IMDIS_TX_UNFL_T_M

#define I2C_EVENT0_IMDIS_TX_UNFL_T_M   0x02000000U

§ I2C_EVENT0_IMDIS_TX_UNFL_T_S

#define I2C_EVENT0_IMDIS_TX_UNFL_T_S   25U

§ I2C_EVENT0_IMDIS_TX_UNFL_T_EN

#define I2C_EVENT0_IMDIS_TX_UNFL_T_EN   0x02000000U

§ I2C_EVENT0_IMDIS_TX_UNFL_T_DIS

#define I2C_EVENT0_IMDIS_TX_UNFL_T_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_RX_OVFL_T

#define I2C_EVENT0_IMDIS_RX_OVFL_T   0x04000000U

§ I2C_EVENT0_IMDIS_RX_OVFL_T_M

#define I2C_EVENT0_IMDIS_RX_OVFL_T_M   0x04000000U

§ I2C_EVENT0_IMDIS_RX_OVFL_T_S

#define I2C_EVENT0_IMDIS_RX_OVFL_T_S   26U

§ I2C_EVENT0_IMDIS_RX_OVFL_T_EN

#define I2C_EVENT0_IMDIS_RX_OVFL_T_EN   0x04000000U

§ I2C_EVENT0_IMDIS_RX_OVFL_T_DIS

#define I2C_EVENT0_IMDIS_RX_OVFL_T_DIS   0x00000000U

§ I2C_EVENT0_IMDIS_TARBLOST

#define I2C_EVENT0_IMDIS_TARBLOST   0x08000000U

§ I2C_EVENT0_IMDIS_TARBLOST_M

#define I2C_EVENT0_IMDIS_TARBLOST_M   0x08000000U

§ I2C_EVENT0_IMDIS_TARBLOST_S

#define I2C_EVENT0_IMDIS_TARBLOST_S   27U

§ I2C_EVENT0_IMDIS_TARBLOST_EN

#define I2C_EVENT0_IMDIS_TARBLOST_EN   0x08000000U

§ I2C_EVENT0_IMDIS_TARBLOST_DIS

#define I2C_EVENT0_IMDIS_TARBLOST_DIS   0x00000000U

§ I2C_EVT_MODE_INT0_CFG_W

#define I2C_EVT_MODE_INT0_CFG_W   2U

§ I2C_EVT_MODE_INT0_CFG_M

#define I2C_EVT_MODE_INT0_CFG_M   0x00000003U

§ I2C_EVT_MODE_INT0_CFG_S

#define I2C_EVT_MODE_INT0_CFG_S   0U

§ I2C_EVT_MODE_INT0_CFG_DIS

#define I2C_EVT_MODE_INT0_CFG_DIS   0x00000000U

§ I2C_EVT_MODE_INT0_CFG_SOFTWARE

#define I2C_EVT_MODE_INT0_CFG_SOFTWARE   0x00000001U

§ I2C_EVT_MODE_INT0_CFG_HARDWARE

#define I2C_EVT_MODE_INT0_CFG_HARDWARE   0x00000002U

§ I2C_DESC_MINREV_W

#define I2C_DESC_MINREV_W   4U

§ I2C_DESC_MINREV_M

#define I2C_DESC_MINREV_M   0x0000000FU

§ I2C_DESC_MINREV_S

#define I2C_DESC_MINREV_S   0U

§ I2C_DESC_MINREV_MINIMUM

#define I2C_DESC_MINREV_MINIMUM   0x00000000U

§ I2C_DESC_MINREV_MAXIMUM

#define I2C_DESC_MINREV_MAXIMUM   0x0000000FU

§ I2C_DESC_MAJREV_W

#define I2C_DESC_MAJREV_W   4U

§ I2C_DESC_MAJREV_M

#define I2C_DESC_MAJREV_M   0x000000F0U

§ I2C_DESC_MAJREV_S

#define I2C_DESC_MAJREV_S   4U

§ I2C_DESC_MAJREV_MINIMUM

#define I2C_DESC_MAJREV_MINIMUM   0x00000000U

§ I2C_DESC_MAJREV_MAXIMUM

#define I2C_DESC_MAJREV_MAXIMUM   0x000000F0U

§ I2C_DESC_INSTNUM_W

#define I2C_DESC_INSTNUM_W   4U

§ I2C_DESC_INSTNUM_M

#define I2C_DESC_INSTNUM_M   0x00000F00U

§ I2C_DESC_INSTNUM_S

#define I2C_DESC_INSTNUM_S   8U

§ I2C_DESC_INSTNUM_MINIMUM

#define I2C_DESC_INSTNUM_MINIMUM   0x00000000U

§ I2C_DESC_INSTNUM_MAXIMUM

#define I2C_DESC_INSTNUM_MAXIMUM   0x00000F00U

§ I2C_DESC_FEATUREVER_W

#define I2C_DESC_FEATUREVER_W   4U

§ I2C_DESC_FEATUREVER_M

#define I2C_DESC_FEATUREVER_M   0x0000F000U

§ I2C_DESC_FEATUREVER_S

#define I2C_DESC_FEATUREVER_S   12U

§ I2C_DESC_FEATUREVER_MINIMUM

#define I2C_DESC_FEATUREVER_MINIMUM   0x00000000U

§ I2C_DESC_FEATUREVER_MAXIMUM

#define I2C_DESC_FEATUREVER_MAXIMUM   0x0000F000U

§ I2C_DESC_MODULEID_W

#define I2C_DESC_MODULEID_W   16U

§ I2C_DESC_MODULEID_M

#define I2C_DESC_MODULEID_M   0xFFFF0000U

§ I2C_DESC_MODULEID_S

#define I2C_DESC_MODULEID_S   16U

§ I2C_DESC_MODULEID_MINIMUM

#define I2C_DESC_MODULEID_MINIMUM   0x00000000U

§ I2C_DESC_MODULEID_MAXIMUM

#define I2C_DESC_MODULEID_MAXIMUM   0xFFFF0000U

§ I2C_CLKCFG_ENABLE

#define I2C_CLKCFG_ENABLE   0x00000001U

§ I2C_CLKCFG_ENABLE_M

#define I2C_CLKCFG_ENABLE_M   0x00000001U

§ I2C_CLKCFG_ENABLE_S

#define I2C_CLKCFG_ENABLE_S   0U

§ I2C_CLKCFG_ENABLE_DIS

#define I2C_CLKCFG_ENABLE_DIS   0x00000000U

§ I2C_CLKCFG_ENABLE_EN

#define I2C_CLKCFG_ENABLE_EN   0x00000001U