![]() |
![]() |
|
CC35xxDriverLibrary
|
Go to the source code of this file.
| #define IOMUX_O_SCLKICFG 0x00000000U |
| #define IOMUX_O_SCLKIPCTL 0x00000004U |
| #define IOMUX_O_SCLKICTL 0x00000008U |
| #define IOMUX_O_SCLKIECTL 0x0000000CU |
| #define IOMUX_O_LFXTNCFG 0x00001000U |
| #define IOMUX_O_LFXTNPCTL 0x00001004U |
| #define IOMUX_O_LFXTNCTL 0x00001008U |
| #define IOMUX_O_LFXTNECTL 0x0000100CU |
| #define IOMUX_O_GPIO2CFG 0x00002000U |
| #define IOMUX_O_GPIO2PCTL 0x00002004U |
| #define IOMUX_O_GPIO2CTL 0x00002008U |
| #define IOMUX_O_GPIO2ECTL 0x0000200CU |
| #define IOMUX_O_GPIO3CFG 0x00003000U |
| #define IOMUX_O_GPIO3PCTL 0x00003004U |
| #define IOMUX_O_GPIO3CTL 0x00003008U |
| #define IOMUX_O_GPIO3ECTL 0x0000300CU |
| #define IOMUX_O_GPIO4CFG 0x00004000U |
| #define IOMUX_O_GPIO4PCTL 0x00004004U |
| #define IOMUX_O_GPIO4CTL 0x00004008U |
| #define IOMUX_O_GPIO4ECTL 0x0000400CU |
| #define IOMUX_O_GPIO5CFG 0x00005000U |
| #define IOMUX_O_GPIO5PCTL 0x00005004U |
| #define IOMUX_O_GPIO5CTL 0x00005008U |
| #define IOMUX_O_GPIO5ECTL 0x0000500CU |
| #define IOMUX_O_GPIO6CFG 0x00006000U |
| #define IOMUX_O_GPIO6PCTL 0x00006004U |
| #define IOMUX_O_GPIO6CTL 0x00006008U |
| #define IOMUX_O_GPIO6ECTL 0x0000600CU |
| #define IOMUX_O_SWDIOCFG 0x00007000U |
| #define IOMUX_O_SWDIOPCTL 0x00007004U |
| #define IOMUX_O_SWDIOCTL 0x00007008U |
| #define IOMUX_O_SWDIOECTL 0x0000700CU |
| #define IOMUX_O_SWCLKCFG 0x00008000U |
| #define IOMUX_O_SWCLKPCTL 0x00008004U |
| #define IOMUX_O_SWCLKCTL 0x00008008U |
| #define IOMUX_O_SWCLKECTL 0x0000800CU |
| #define IOMUX_O_LOGGERCFG 0x00009000U |
| #define IOMUX_O_LOGGERPCTL 0x00009004U |
| #define IOMUX_O_LOGGERCTL 0x00009008U |
| #define IOMUX_O_LOGGERECTL 0x0000900CU |
| #define IOMUX_O_GPIO10CFG 0x0000A000U |
| #define IOMUX_O_GPIO10PCTL 0x0000A004U |
| #define IOMUX_O_GPIO10CTL 0x0000A008U |
| #define IOMUX_O_GPIO10ECTL 0x0000A00CU |
| #define IOMUX_O_GPIO11CFG 0x0000B000U |
| #define IOMUX_O_GPIO11PCTL 0x0000B004U |
| #define IOMUX_O_GPIO11CTL 0x0000B008U |
| #define IOMUX_O_GPIO11ECTL 0x0000B00CU |
| #define IOMUX_O_GPIO12CFG 0x0000C000U |
| #define IOMUX_O_GPIO12PCTL 0x0000C004U |
| #define IOMUX_O_GPIO12CTL 0x0000C008U |
| #define IOMUX_O_GPIO12ECTL 0x0000C00CU |
| #define IOMUX_O_GPIO13CFG 0x0000D000U |
| #define IOMUX_O_GPIO13PCTL 0x0000D004U |
| #define IOMUX_O_GPIO13CTL 0x0000D008U |
| #define IOMUX_O_GPIO13ECTL 0x0000D00CU |
| #define IOMUX_O_GPIO14CFG 0x0000E000U |
| #define IOMUX_O_GPIO14PCTL 0x0000E004U |
| #define IOMUX_O_GPIO14CTL 0x0000E008U |
| #define IOMUX_O_GPIO14ECTL 0x0000E00CU |
| #define IOMUX_O_GPIO15CFG 0x0000F000U |
| #define IOMUX_O_GPIO15PCTL 0x0000F004U |
| #define IOMUX_O_GPIO15CTL 0x0000F008U |
| #define IOMUX_O_GPIO15ECTL 0x0000F00CU |
| #define IOMUX_O_GPIO16CFG 0x00010000U |
| #define IOMUX_O_GPIO16PCTL 0x00010004U |
| #define IOMUX_O_GPIO16CTL 0x00010008U |
| #define IOMUX_O_GPIO16ECTL 0x0001000CU |
| #define IOMUX_O_GPIO17CFG 0x00011000U |
| #define IOMUX_O_GPIO17PCTL 0x00011004U |
| #define IOMUX_O_GPIO17CTL 0x00011008U |
| #define IOMUX_O_GPIO17ECTL 0x0001100CU |
| #define IOMUX_O_GPIO18CFG 0x00012000U |
| #define IOMUX_O_GPIO18PCTL 0x00012004U |
| #define IOMUX_O_GPIO18CTL 0x00012008U |
| #define IOMUX_O_GPIO18ECTL 0x0001200CU |
| #define IOMUX_O_GPIO19CFG 0x00013000U |
| #define IOMUX_O_GPIO19PCTL 0x00013004U |
| #define IOMUX_O_GPIO19CTL 0x00013008U |
| #define IOMUX_O_GPIO19ECTL 0x0001300CU |
| #define IOMUX_O_GPIO20CFG 0x00014000U |
| #define IOMUX_O_GPIO20PCTL 0x00014004U |
| #define IOMUX_O_GPIO20CTL 0x00014008U |
| #define IOMUX_O_GPIO20ECTL 0x0001400CU |
| #define IOMUX_O_GPIO21CFG 0x00015000U |
| #define IOMUX_O_GPIO21PCTL 0x00015004U |
| #define IOMUX_O_GPIO21CTL 0x00015008U |
| #define IOMUX_O_GPIO21ECTL 0x0001500CU |
| #define IOMUX_O_GPIO22CFG 0x00016000U |
| #define IOMUX_O_GPIO22PCTL 0x00016004U |
| #define IOMUX_O_GPIO22CTL 0x00016008U |
| #define IOMUX_O_GPIO22ECTL 0x0001600CU |
| #define IOMUX_O_GPIO23CFG 0x00017000U |
| #define IOMUX_O_GPIO23PCTL 0x00017004U |
| #define IOMUX_O_GPIO23CTL 0x00017008U |
| #define IOMUX_O_GPIO23ECTL 0x0001700CU |
| #define IOMUX_O_GPIO24CFG 0x00018000U |
| #define IOMUX_O_GPIO24PCTL 0x00018004U |
| #define IOMUX_O_GPIO24CTL 0x00018008U |
| #define IOMUX_O_GPIO24ECTL 0x0001800CU |
| #define IOMUX_O_GPIO25CFG 0x00019000U |
| #define IOMUX_O_GPIO25PCTL 0x00019004U |
| #define IOMUX_O_GPIO25CTL 0x00019008U |
| #define IOMUX_O_GPIO25ECTL 0x0001900CU |
| #define IOMUX_O_GPIO26CFG 0x0001A000U |
| #define IOMUX_O_GPIO26PCTL 0x0001A004U |
| #define IOMUX_O_GPIO26CTL 0x0001A008U |
| #define IOMUX_O_GPIO26ECTL 0x0001A00CU |
| #define IOMUX_O_GPIO27CFG 0x0001B000U |
| #define IOMUX_O_GPIO27PCTL 0x0001B004U |
| #define IOMUX_O_GPIO27CTL 0x0001B008U |
| #define IOMUX_O_GPIO27ECTL 0x0001B00CU |
| #define IOMUX_O_GPIO28CFG 0x0001C000U |
| #define IOMUX_O_GPIO28PCTL 0x0001C004U |
| #define IOMUX_O_GPIO28CTL 0x0001C008U |
| #define IOMUX_O_GPIO28ECTL 0x0001C00CU |
| #define IOMUX_O_GPIO29CFG 0x0001D000U |
| #define IOMUX_O_GPIO29PCTL 0x0001D004U |
| #define IOMUX_O_GPIO29CTL 0x0001D008U |
| #define IOMUX_O_GPIO29ECTL 0x0001D00CU |
| #define IOMUX_O_GPIO30CFG 0x0001E000U |
| #define IOMUX_O_GPIO30PCTL 0x0001E004U |
| #define IOMUX_O_GPIO30CTL 0x0001E008U |
| #define IOMUX_O_GPIO30ECTL 0x0001E00CU |
| #define IOMUX_O_GPIO31CFG 0x0001F000U |
| #define IOMUX_O_GPIO31PCTL 0x0001F004U |
| #define IOMUX_O_GPIO31CTL 0x0001F008U |
| #define IOMUX_O_GPIO31ECTL 0x0001F00CU |
| #define IOMUX_O_GPIO32CFG 0x00020000U |
| #define IOMUX_O_GPIO32PCTL 0x00020004U |
| #define IOMUX_O_GPIO32CTL 0x00020008U |
| #define IOMUX_O_GPIO32ECTL 0x0002000CU |
| #define IOMUX_O_GPIO33CFG 0x00021000U |
| #define IOMUX_O_GPIO33PCTL 0x00021004U |
| #define IOMUX_O_GPIO33CTL 0x00021008U |
| #define IOMUX_O_GPIO33ECTL 0x0002100CU |
| #define IOMUX_O_GPIO34CFG 0x00022000U |
| #define IOMUX_O_GPIO34PCTL 0x00022004U |
| #define IOMUX_O_GPIO34CTL 0x00022008U |
| #define IOMUX_O_GPIO34ECTL 0x0002200CU |
| #define IOMUX_O_GPIO35CFG 0x00023000U |
| #define IOMUX_O_GPIO35PCTL 0x00023004U |
| #define IOMUX_O_GPIO35CTL 0x00023008U |
| #define IOMUX_O_GPIO35ECTL 0x0002300CU |
| #define IOMUX_O_GPIO36CFG 0x00024000U |
| #define IOMUX_O_GPIO36PCTL 0x00024004U |
| #define IOMUX_O_GPIO36CTL 0x00024008U |
| #define IOMUX_O_GPIO36ECTL 0x0002400CU |
| #define IOMUX_O_GPIO37CFG 0x00025000U |
| #define IOMUX_O_GPIO37PCTL 0x00025004U |
| #define IOMUX_O_GPIO37CTL 0x00025008U |
| #define IOMUX_O_GPIO37ECTL 0x0002500CU |
| #define IOMUX_O_GPIO38CFG 0x00026000U |
| #define IOMUX_O_GPIO38PCTL 0x00026004U |
| #define IOMUX_O_GPIO38CTL 0x00026008U |
| #define IOMUX_O_GPIO38ECTL 0x0002600CU |
| #define IOMUX_O_GPIO39CFG 0x00027000U |
| #define IOMUX_O_GPIO39PCTL 0x00027004U |
| #define IOMUX_O_GPIO39CTL 0x00027008U |
| #define IOMUX_O_GPIO39ECTL 0x0002700CU |
| #define IOMUX_O_GPIO40CFG 0x00028000U |
| #define IOMUX_O_GPIO40PCTL 0x00028004U |
| #define IOMUX_O_GPIO40CTL 0x00028008U |
| #define IOMUX_O_GPIO40ECTL 0x0002800CU |
| #define IOMUX_O_GPIO41CFG 0x00029000U |
| #define IOMUX_O_GPIO41PCTL 0x00029004U |
| #define IOMUX_O_GPIO41CTL 0x00029008U |
| #define IOMUX_O_GPIO41ECTL 0x0002900CU |
| #define IOMUX_O_GPIO42CFG 0x0002A000U |
| #define IOMUX_O_GPIO42PCTL 0x0002A004U |
| #define IOMUX_O_GPIO42CTL 0x0002A008U |
| #define IOMUX_O_GPIO42ECTL 0x0002A00CU |
| #define IOMUX_O_GPIO43CFG 0x0002B000U |
| #define IOMUX_O_GPIO43PCTL 0x0002B004U |
| #define IOMUX_O_GPIO43CTL 0x0002B008U |
| #define IOMUX_O_GPIO43ECTL 0x0002B00CU |
| #define IOMUX_O_GPIO44CFG 0x0002C000U |
| #define IOMUX_O_GPIO44PCTL 0x0002C004U |
| #define IOMUX_O_GPIO44CTL 0x0002C008U |
| #define IOMUX_O_GPIO44ECTL 0x0002C00CU |
| #define IOMUX_O_SOPDIS 0x0002D000U |
| #define IOMUX_O_SCLKIPCFG 0x0002D004U |
| #define IOMUX_O_LFXTNPCFG 0x0002D008U |
| #define IOMUX_O_GPIO2PCFG 0x0002D00CU |
| #define IOMUX_O_GPIO3PCFG 0x0002D010U |
| #define IOMUX_O_GPIO4PCFG 0x0002D014U |
| #define IOMUX_O_GPIO5PCFG 0x0002D018U |
| #define IOMUX_O_GPIO6PCFG 0x0002D01CU |
| #define IOMUX_O_SWDIOPCFG 0x0002D020U |
| #define IOMUX_O_SWCLKPCFG 0x0002D024U |
| #define IOMUX_O_LOGGERPCFG 0x0002D028U |
| #define IOMUX_O_GPIO10PCFG 0x0002D02CU |
| #define IOMUX_O_GPIO11PCFG 0x0002D030U |
| #define IOMUX_O_GPIO12PCFG 0x0002D034U |
| #define IOMUX_O_GPIO13PCFG 0x0002D038U |
| #define IOMUX_O_GPIO14PCFG 0x0002D03CU |
| #define IOMUX_O_GPIO15PCFG 0x0002D040U |
| #define IOMUX_O_GPIO16PCFG 0x0002D044U |
| #define IOMUX_O_GPIO17PCFG 0x0002D048U |
| #define IOMUX_O_GPIO18PCFG 0x0002D04CU |
| #define IOMUX_O_GPIO19PCFG 0x0002D050U |
| #define IOMUX_O_GPIO20PCFG 0x0002D054U |
| #define IOMUX_O_GPIO21PCFG 0x0002D058U |
| #define IOMUX_O_GPIO22PCFG 0x0002D05CU |
| #define IOMUX_O_GPIO23PCFG 0x0002D060U |
| #define IOMUX_O_GPIO24PCFG 0x0002D064U |
| #define IOMUX_O_GPIO25PCFG 0x0002D068U |
| #define IOMUX_O_GPIO26PCFG 0x0002D06CU |
| #define IOMUX_O_GPIO27PCFG 0x0002D070U |
| #define IOMUX_O_GPIO28PCFG 0x0002D074U |
| #define IOMUX_O_GPIO29PCFG 0x0002D078U |
| #define IOMUX_O_GPIO30PCFG 0x0002D07CU |
| #define IOMUX_O_GPIO31PCFG 0x0002D080U |
| #define IOMUX_O_GPIO32PCFG 0x0002D084U |
| #define IOMUX_O_GPIO33PCFG 0x0002D088U |
| #define IOMUX_O_GPIO34PCFG 0x0002D08CU |
| #define IOMUX_O_GPIO35PCFG 0x0002D090U |
| #define IOMUX_O_GPIO36PCFG 0x0002D094U |
| #define IOMUX_O_GPIO37PCFG 0x0002D098U |
| #define IOMUX_O_GPIO38PCFG 0x0002D09CU |
| #define IOMUX_O_GPIO39PCFG 0x0002D0A0U |
| #define IOMUX_O_GPIO40PCFG 0x0002D0A4U |
| #define IOMUX_O_GPIO41PCFG 0x0002D0A8U |
| #define IOMUX_O_GPIO42PCFG 0x0002D0ACU |
| #define IOMUX_O_GPIO43PCFG 0x0002D0B0U |
| #define IOMUX_O_GPIO44PCFG 0x0002D0B4U |
| #define IOMUX_O_PROCCOMP 0x0002D0BCU |
| #define IOMUX_O_GPIO45PCFG 0x0002D0C0U |
| #define IOMUX_O_GPIO46PCFG 0x0002D0C4U |
| #define IOMUX_O_GPIO47PCFG 0x0002D0C8U |
| #define IOMUX_O_GPIO48PCFG 0x0002D0CCU |
| #define IOMUX_O_GPIO45CFG 0x0002E000U |
| #define IOMUX_O_GPIO45PCTL 0x0002E004U |
| #define IOMUX_O_GPIO45CTL 0x0002E008U |
| #define IOMUX_O_GPIO45ECTL 0x0002E00CU |
| #define IOMUX_O_GPIO46CFG 0x0002F000U |
| #define IOMUX_O_GPIO46PCTL 0x0002F004U |
| #define IOMUX_O_GPIO46CTL 0x0002F008U |
| #define IOMUX_O_GPIO46ECTL 0x0002F00CU |
| #define IOMUX_O_GPIO47CFG 0x00030000U |
| #define IOMUX_O_GPIO47PCTL 0x00030004U |
| #define IOMUX_O_GPIO47CTL 0x00030008U |
| #define IOMUX_O_GPIO47ECTL 0x0003000CU |
| #define IOMUX_O_GPIO48CFG 0x00031000U |
| #define IOMUX_O_GPIO48PCTL 0x00031004U |
| #define IOMUX_O_GPIO48CTL 0x00031008U |
| #define IOMUX_O_GPIO48ECTL 0x0003100CU |
| #define IOMUX_SCLKICFG_IE 0x00000800U |
| #define IOMUX_SCLKICFG_IE_M 0x00000800U |
| #define IOMUX_SCLKICFG_IE_S 11U |
| #define IOMUX_SCLKICFG_IE_DISABLE 0x00000000U |
| #define IOMUX_SCLKICFG_IE_ENABLE 0x00000800U |
| #define IOMUX_SCLKIPCTL_CTL_W 2U |
| #define IOMUX_SCLKIPCTL_CTL_M 0x00000003U |
| #define IOMUX_SCLKIPCTL_CTL_S 0U |
| #define IOMUX_SCLKIPCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_SCLKIPCTL_CTL_RSVD 0x00000002U |
| #define IOMUX_SCLKIPCTL_CTL_UP 0x00000001U |
| #define IOMUX_SCLKIPCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_SCLKIPCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_SCLKIPCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_SCLKIPCTL_PULLDWNSTA_S 9U |
| #define IOMUX_SCLKIPCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_SCLKIPCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_SCLKICTL_PADVAL 0x00000001U |
| #define IOMUX_SCLKICTL_PADVAL_M 0x00000001U |
| #define IOMUX_SCLKICTL_PADVAL_S 0U |
| #define IOMUX_SCLKICTL_PADVALSYNC 0x00000002U |
| #define IOMUX_SCLKICTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_SCLKICTL_PADVALSYNC_S 1U |
| #define IOMUX_SCLKIECTL_EVTDETCFG_W 2U |
| #define IOMUX_SCLKIECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_SCLKIECTL_EVTDETCFG_S 0U |
| #define IOMUX_SCLKIECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_SCLKIECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_SCLKIECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_SCLKIECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_SCLKIECTL_TRGLVL 0x00000004U |
| #define IOMUX_SCLKIECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_SCLKIECTL_TRGLVL_S 2U |
| #define IOMUX_SCLKIECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_SCLKIECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_SCLKIECTL_CLR 0x00000008U |
| #define IOMUX_SCLKIECTL_CLR_M 0x00000008U |
| #define IOMUX_SCLKIECTL_CLR_S 3U |
| #define IOMUX_SCLKIECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_SCLKIECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_LFXTNCFG_OUTDISVAL 0x00000040U |
| #define IOMUX_LFXTNCFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_LFXTNCFG_OUTDISVAL_S 6U |
| #define IOMUX_LFXTNCFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_LFXTNCFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_LFXTNCFG_ANASW 0x00000100U |
| #define IOMUX_LFXTNCFG_ANASW_M 0x00000100U |
| #define IOMUX_LFXTNCFG_ANASW_S 8U |
| #define IOMUX_LFXTNCFG_ANASW_DISABLE 0x00000000U |
| #define IOMUX_LFXTNCFG_ANASW_ENABLE 0x00000100U |
| #define IOMUX_LFXTNCFG_ANASWOVREN 0x00000200U |
| #define IOMUX_LFXTNCFG_ANASWOVREN_M 0x00000200U |
| #define IOMUX_LFXTNCFG_ANASWOVREN_S 9U |
| #define IOMUX_LFXTNCFG_ANASWOVREN_DISABLE 0x00000000U |
| #define IOMUX_LFXTNCFG_ANASWOVREN_ENABLE 0x00000200U |
| #define IOMUX_LFXTNCFG_IE 0x00000800U |
| #define IOMUX_LFXTNCFG_IE_M 0x00000800U |
| #define IOMUX_LFXTNCFG_IE_S 11U |
| #define IOMUX_LFXTNCFG_IE_DISABLE 0x00000000U |
| #define IOMUX_LFXTNCFG_IE_ENABLE 0x00000800U |
| #define IOMUX_LFXTNCFG_OUTDIS 0x00001000U |
| #define IOMUX_LFXTNCFG_OUTDIS_M 0x00001000U |
| #define IOMUX_LFXTNCFG_OUTDIS_S 12U |
| #define IOMUX_LFXTNCFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_LFXTNCFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_LFXTNCFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_LFXTNCFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_LFXTNCFG_OUTDISOVREN_S 13U |
| #define IOMUX_LFXTNCFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_LFXTNCFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_LFXTNCFG_IOSTR 0x00004000U |
| #define IOMUX_LFXTNCFG_IOSTR_M 0x00004000U |
| #define IOMUX_LFXTNCFG_IOSTR_S 14U |
| #define IOMUX_LFXTNCFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_LFXTNCFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_LFXTNPCTL_CTL_W 2U |
| #define IOMUX_LFXTNPCTL_CTL_M 0x00000003U |
| #define IOMUX_LFXTNPCTL_CTL_S 0U |
| #define IOMUX_LFXTNPCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_LFXTNPCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_LFXTNPCTL_CTL_UP 0x00000001U |
| #define IOMUX_LFXTNPCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_LFXTNPCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_LFXTNPCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_LFXTNPCTL_PULLUPSTA_S 8U |
| #define IOMUX_LFXTNPCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_LFXTNPCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_LFXTNPCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_LFXTNPCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_LFXTNPCTL_PULLDWNSTA_S 9U |
| #define IOMUX_LFXTNPCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_LFXTNPCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_LFXTNCTL_PADVAL 0x00000001U |
| #define IOMUX_LFXTNCTL_PADVAL_M 0x00000001U |
| #define IOMUX_LFXTNCTL_PADVAL_S 0U |
| #define IOMUX_LFXTNCTL_PADVALSYNC 0x00000002U |
| #define IOMUX_LFXTNCTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_LFXTNCTL_PADVALSYNC_S 1U |
| #define IOMUX_LFXTNCTL_OUT 0x00000100U |
| #define IOMUX_LFXTNCTL_OUT_M 0x00000100U |
| #define IOMUX_LFXTNCTL_OUT_S 8U |
| #define IOMUX_LFXTNCTL_OUT_LOW 0x00000000U |
| #define IOMUX_LFXTNCTL_OUT_HIGH 0x00000100U |
| #define IOMUX_LFXTNCTL_OUTOVREN 0x00000200U |
| #define IOMUX_LFXTNCTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_LFXTNCTL_OUTOVREN_S 9U |
| #define IOMUX_LFXTNCTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_LFXTNCTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_LFXTNECTL_EVTDETCFG_W 2U |
| #define IOMUX_LFXTNECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_LFXTNECTL_EVTDETCFG_S 0U |
| #define IOMUX_LFXTNECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_LFXTNECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_LFXTNECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_LFXTNECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_LFXTNECTL_TRGLVL 0x00000004U |
| #define IOMUX_LFXTNECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_LFXTNECTL_TRGLVL_S 2U |
| #define IOMUX_LFXTNECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_LFXTNECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_LFXTNECTL_CLR 0x00000008U |
| #define IOMUX_LFXTNECTL_CLR_M 0x00000008U |
| #define IOMUX_LFXTNECTL_CLR_S 3U |
| #define IOMUX_LFXTNECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_LFXTNECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO2CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO2CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO2CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO2CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO2CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO2CFG_ANASW 0x00000100U |
| #define IOMUX_GPIO2CFG_ANASW_M 0x00000100U |
| #define IOMUX_GPIO2CFG_ANASW_S 8U |
| #define IOMUX_GPIO2CFG_ANASW_DISABLE 0x00000000U |
| #define IOMUX_GPIO2CFG_ANASW_ENABLE 0x00000100U |
| #define IOMUX_GPIO2CFG_ANASWOVREN 0x00000200U |
| #define IOMUX_GPIO2CFG_ANASWOVREN_M 0x00000200U |
| #define IOMUX_GPIO2CFG_ANASWOVREN_S 9U |
| #define IOMUX_GPIO2CFG_ANASWOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO2CFG_ANASWOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO2CFG_IE 0x00000800U |
| #define IOMUX_GPIO2CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO2CFG_IE_S 11U |
| #define IOMUX_GPIO2CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO2CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO2CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO2CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO2CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO2CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO2CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO2CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO2CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO2CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO2CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO2CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO2CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO2CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO2CFG_IOSTR_S 14U |
| #define IOMUX_GPIO2CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO2CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO2PCTL_CTL_W 2U |
| #define IOMUX_GPIO2PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO2PCTL_CTL_S 0U |
| #define IOMUX_GPIO2PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO2PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO2PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO2PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO2PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO2PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO2PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO2PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO2PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO2PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO2PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO2PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO2PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO2PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO2CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO2CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO2CTL_PADVAL_S 0U |
| #define IOMUX_GPIO2CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO2CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO2CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO2CTL_OUT 0x00000100U |
| #define IOMUX_GPIO2CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO2CTL_OUT_S 8U |
| #define IOMUX_GPIO2CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO2CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO2CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO2CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO2CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO2CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO2CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO2ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO2ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO2ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO2ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO2ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO2ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO2ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO2ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO2ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO2ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO2ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO2ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO2ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO2ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO2ECTL_CLR_S 3U |
| #define IOMUX_GPIO2ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO2ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO3CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO3CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO3CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO3CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO3CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO3CFG_ANASW 0x00000100U |
| #define IOMUX_GPIO3CFG_ANASW_M 0x00000100U |
| #define IOMUX_GPIO3CFG_ANASW_S 8U |
| #define IOMUX_GPIO3CFG_ANASW_DISABLE 0x00000000U |
| #define IOMUX_GPIO3CFG_ANASW_ENABLE 0x00000100U |
| #define IOMUX_GPIO3CFG_ANASWOVREN 0x00000200U |
| #define IOMUX_GPIO3CFG_ANASWOVREN_M 0x00000200U |
| #define IOMUX_GPIO3CFG_ANASWOVREN_S 9U |
| #define IOMUX_GPIO3CFG_ANASWOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO3CFG_ANASWOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO3CFG_IE 0x00000800U |
| #define IOMUX_GPIO3CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO3CFG_IE_S 11U |
| #define IOMUX_GPIO3CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO3CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO3CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO3CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO3CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO3CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO3CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO3CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO3CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO3CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO3CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO3CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO3CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO3CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO3CFG_IOSTR_S 14U |
| #define IOMUX_GPIO3CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO3CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO3PCTL_CTL_W 2U |
| #define IOMUX_GPIO3PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO3PCTL_CTL_S 0U |
| #define IOMUX_GPIO3PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO3PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO3PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO3PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO3PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO3PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO3PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO3PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO3PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO3PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO3PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO3PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO3PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO3PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO3CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO3CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO3CTL_PADVAL_S 0U |
| #define IOMUX_GPIO3CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO3CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO3CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO3CTL_OUT 0x00000100U |
| #define IOMUX_GPIO3CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO3CTL_OUT_S 8U |
| #define IOMUX_GPIO3CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO3CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO3CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO3CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO3CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO3CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO3CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO3ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO3ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO3ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO3ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO3ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO3ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO3ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO3ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO3ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO3ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO3ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO3ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO3ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO3ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO3ECTL_CLR_S 3U |
| #define IOMUX_GPIO3ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO3ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO4CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO4CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO4CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO4CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO4CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO4CFG_ANASW 0x00000100U |
| #define IOMUX_GPIO4CFG_ANASW_M 0x00000100U |
| #define IOMUX_GPIO4CFG_ANASW_S 8U |
| #define IOMUX_GPIO4CFG_ANASW_DISABLE 0x00000000U |
| #define IOMUX_GPIO4CFG_ANASW_ENABLE 0x00000100U |
| #define IOMUX_GPIO4CFG_ANASWOVREN 0x00000200U |
| #define IOMUX_GPIO4CFG_ANASWOVREN_M 0x00000200U |
| #define IOMUX_GPIO4CFG_ANASWOVREN_S 9U |
| #define IOMUX_GPIO4CFG_ANASWOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO4CFG_ANASWOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO4CFG_IE 0x00000800U |
| #define IOMUX_GPIO4CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO4CFG_IE_S 11U |
| #define IOMUX_GPIO4CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO4CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO4CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO4CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO4CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO4CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO4CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO4CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO4CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO4CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO4CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO4CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO4CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO4CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO4CFG_IOSTR_S 14U |
| #define IOMUX_GPIO4CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO4CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO4PCTL_CTL_W 2U |
| #define IOMUX_GPIO4PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO4PCTL_CTL_S 0U |
| #define IOMUX_GPIO4PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO4PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO4PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO4PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO4PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO4PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO4PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO4PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO4PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO4PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO4PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO4PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO4PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO4PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO4CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO4CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO4CTL_PADVAL_S 0U |
| #define IOMUX_GPIO4CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO4CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO4CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO4CTL_OUT 0x00000100U |
| #define IOMUX_GPIO4CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO4CTL_OUT_S 8U |
| #define IOMUX_GPIO4CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO4CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO4CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO4CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO4CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO4CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO4CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO4ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO4ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO4ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO4ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO4ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO4ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO4ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO4ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO4ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO4ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO4ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO4ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO4ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO4ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO4ECTL_CLR_S 3U |
| #define IOMUX_GPIO4ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO4ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO5CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO5CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO5CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO5CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO5CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO5CFG_ANASW 0x00000100U |
| #define IOMUX_GPIO5CFG_ANASW_M 0x00000100U |
| #define IOMUX_GPIO5CFG_ANASW_S 8U |
| #define IOMUX_GPIO5CFG_ANASW_DISABLE 0x00000000U |
| #define IOMUX_GPIO5CFG_ANASW_ENABLE 0x00000100U |
| #define IOMUX_GPIO5CFG_ANASWOVREN 0x00000200U |
| #define IOMUX_GPIO5CFG_ANASWOVREN_M 0x00000200U |
| #define IOMUX_GPIO5CFG_ANASWOVREN_S 9U |
| #define IOMUX_GPIO5CFG_ANASWOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO5CFG_ANASWOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO5CFG_IE 0x00000800U |
| #define IOMUX_GPIO5CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO5CFG_IE_S 11U |
| #define IOMUX_GPIO5CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO5CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO5CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO5CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO5CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO5CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO5CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO5CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO5CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO5CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO5CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO5CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO5CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO5CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO5CFG_IOSTR_S 14U |
| #define IOMUX_GPIO5CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO5CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO5PCTL_CTL_W 2U |
| #define IOMUX_GPIO5PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO5PCTL_CTL_S 0U |
| #define IOMUX_GPIO5PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO5PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO5PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO5PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO5PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO5PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO5PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO5PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO5PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO5PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO5PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO5PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO5PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO5PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO5CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO5CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO5CTL_PADVAL_S 0U |
| #define IOMUX_GPIO5CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO5CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO5CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO5CTL_OUT 0x00000100U |
| #define IOMUX_GPIO5CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO5CTL_OUT_S 8U |
| #define IOMUX_GPIO5CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO5CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO5CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO5CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO5CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO5CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO5CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO5ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO5ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO5ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO5ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO5ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO5ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO5ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO5ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO5ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO5ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO5ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO5ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO5ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO5ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO5ECTL_CLR_S 3U |
| #define IOMUX_GPIO5ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO5ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO6CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO6CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO6CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO6CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO6CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO6CFG_ANASW 0x00000100U |
| #define IOMUX_GPIO6CFG_ANASW_M 0x00000100U |
| #define IOMUX_GPIO6CFG_ANASW_S 8U |
| #define IOMUX_GPIO6CFG_ANASW_DISABLE 0x00000000U |
| #define IOMUX_GPIO6CFG_ANASW_ENABLE 0x00000100U |
| #define IOMUX_GPIO6CFG_ANASWOVREN 0x00000200U |
| #define IOMUX_GPIO6CFG_ANASWOVREN_M 0x00000200U |
| #define IOMUX_GPIO6CFG_ANASWOVREN_S 9U |
| #define IOMUX_GPIO6CFG_ANASWOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO6CFG_ANASWOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO6CFG_IE 0x00000800U |
| #define IOMUX_GPIO6CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO6CFG_IE_S 11U |
| #define IOMUX_GPIO6CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO6CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO6CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO6CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO6CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO6CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO6CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO6CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO6CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO6CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO6CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO6CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO6CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO6CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO6CFG_IOSTR_S 14U |
| #define IOMUX_GPIO6CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO6CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO6PCTL_CTL_W 2U |
| #define IOMUX_GPIO6PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO6PCTL_CTL_S 0U |
| #define IOMUX_GPIO6PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO6PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO6PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO6PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO6PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO6PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO6PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO6PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO6PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO6PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO6PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO6PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO6PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO6PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO6CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO6CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO6CTL_PADVAL_S 0U |
| #define IOMUX_GPIO6CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO6CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO6CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO6CTL_OUT 0x00000100U |
| #define IOMUX_GPIO6CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO6CTL_OUT_S 8U |
| #define IOMUX_GPIO6CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO6CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO6CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO6CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO6CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO6CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO6CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO6ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO6ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO6ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO6ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO6ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO6ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO6ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO6ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO6ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO6ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO6ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO6ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO6ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO6ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO6ECTL_CLR_S 3U |
| #define IOMUX_GPIO6ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO6ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_SWDIOCFG_OUTDISVAL 0x00000040U |
| #define IOMUX_SWDIOCFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_SWDIOCFG_OUTDISVAL_S 6U |
| #define IOMUX_SWDIOCFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_SWDIOCFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_SWDIOCFG_IE 0x00000800U |
| #define IOMUX_SWDIOCFG_IE_M 0x00000800U |
| #define IOMUX_SWDIOCFG_IE_S 11U |
| #define IOMUX_SWDIOCFG_IE_DISABLE 0x00000000U |
| #define IOMUX_SWDIOCFG_IE_ENABLE 0x00000800U |
| #define IOMUX_SWDIOCFG_OUTDIS 0x00001000U |
| #define IOMUX_SWDIOCFG_OUTDIS_M 0x00001000U |
| #define IOMUX_SWDIOCFG_OUTDIS_S 12U |
| #define IOMUX_SWDIOCFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_SWDIOCFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_SWDIOCFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_SWDIOCFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_SWDIOCFG_OUTDISOVREN_S 13U |
| #define IOMUX_SWDIOCFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_SWDIOCFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_SWDIOCFG_IOSTR 0x00004000U |
| #define IOMUX_SWDIOCFG_IOSTR_M 0x00004000U |
| #define IOMUX_SWDIOCFG_IOSTR_S 14U |
| #define IOMUX_SWDIOCFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_SWDIOCFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_SWDIOPCTL_CTL_W 2U |
| #define IOMUX_SWDIOPCTL_CTL_M 0x00000003U |
| #define IOMUX_SWDIOPCTL_CTL_S 0U |
| #define IOMUX_SWDIOPCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_SWDIOPCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_SWDIOPCTL_CTL_UP 0x00000001U |
| #define IOMUX_SWDIOPCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_SWDIOPCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_SWDIOPCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_SWDIOPCTL_PULLUPSTA_S 8U |
| #define IOMUX_SWDIOPCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_SWDIOPCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_SWDIOPCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_SWDIOPCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_SWDIOPCTL_PULLDWNSTA_S 9U |
| #define IOMUX_SWDIOPCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_SWDIOPCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_SWDIOCTL_PADVAL 0x00000001U |
| #define IOMUX_SWDIOCTL_PADVAL_M 0x00000001U |
| #define IOMUX_SWDIOCTL_PADVAL_S 0U |
| #define IOMUX_SWDIOCTL_PADVALSYNC 0x00000002U |
| #define IOMUX_SWDIOCTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_SWDIOCTL_PADVALSYNC_S 1U |
| #define IOMUX_SWDIOCTL_OUT 0x00000100U |
| #define IOMUX_SWDIOCTL_OUT_M 0x00000100U |
| #define IOMUX_SWDIOCTL_OUT_S 8U |
| #define IOMUX_SWDIOCTL_OUT_LOW 0x00000000U |
| #define IOMUX_SWDIOCTL_OUT_HIGH 0x00000100U |
| #define IOMUX_SWDIOCTL_OUTOVREN 0x00000200U |
| #define IOMUX_SWDIOCTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_SWDIOCTL_OUTOVREN_S 9U |
| #define IOMUX_SWDIOCTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_SWDIOCTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_SWDIOECTL_EVTDETCFG_W 2U |
| #define IOMUX_SWDIOECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_SWDIOECTL_EVTDETCFG_S 0U |
| #define IOMUX_SWDIOECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_SWDIOECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_SWDIOECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_SWDIOECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_SWDIOECTL_TRGLVL 0x00000004U |
| #define IOMUX_SWDIOECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_SWDIOECTL_TRGLVL_S 2U |
| #define IOMUX_SWDIOECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_SWDIOECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_SWDIOECTL_CLR 0x00000008U |
| #define IOMUX_SWDIOECTL_CLR_M 0x00000008U |
| #define IOMUX_SWDIOECTL_CLR_S 3U |
| #define IOMUX_SWDIOECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_SWDIOECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_SWCLKCFG_OUTDISVAL 0x00000040U |
| #define IOMUX_SWCLKCFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_SWCLKCFG_OUTDISVAL_S 6U |
| #define IOMUX_SWCLKCFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_SWCLKCFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_SWCLKCFG_IE 0x00000800U |
| #define IOMUX_SWCLKCFG_IE_M 0x00000800U |
| #define IOMUX_SWCLKCFG_IE_S 11U |
| #define IOMUX_SWCLKCFG_IE_DISABLE 0x00000000U |
| #define IOMUX_SWCLKCFG_IE_ENABLE 0x00000800U |
| #define IOMUX_SWCLKCFG_OUTDIS 0x00001000U |
| #define IOMUX_SWCLKCFG_OUTDIS_M 0x00001000U |
| #define IOMUX_SWCLKCFG_OUTDIS_S 12U |
| #define IOMUX_SWCLKCFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_SWCLKCFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_SWCLKCFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_SWCLKCFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_SWCLKCFG_OUTDISOVREN_S 13U |
| #define IOMUX_SWCLKCFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_SWCLKCFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_SWCLKCFG_IOSTR 0x00004000U |
| #define IOMUX_SWCLKCFG_IOSTR_M 0x00004000U |
| #define IOMUX_SWCLKCFG_IOSTR_S 14U |
| #define IOMUX_SWCLKCFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_SWCLKCFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_SWCLKPCTL_CTL_W 2U |
| #define IOMUX_SWCLKPCTL_CTL_M 0x00000003U |
| #define IOMUX_SWCLKPCTL_CTL_S 0U |
| #define IOMUX_SWCLKPCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_SWCLKPCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_SWCLKPCTL_CTL_UP 0x00000001U |
| #define IOMUX_SWCLKPCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_SWCLKPCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_SWCLKPCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_SWCLKPCTL_PULLUPSTA_S 8U |
| #define IOMUX_SWCLKPCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_SWCLKPCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_SWCLKPCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_SWCLKPCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_SWCLKPCTL_PULLDWNSTA_S 9U |
| #define IOMUX_SWCLKPCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_SWCLKPCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_SWCLKCTL_PADVAL 0x00000001U |
| #define IOMUX_SWCLKCTL_PADVAL_M 0x00000001U |
| #define IOMUX_SWCLKCTL_PADVAL_S 0U |
| #define IOMUX_SWCLKCTL_PADVALSYNC 0x00000002U |
| #define IOMUX_SWCLKCTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_SWCLKCTL_PADVALSYNC_S 1U |
| #define IOMUX_SWCLKCTL_OUT 0x00000100U |
| #define IOMUX_SWCLKCTL_OUT_M 0x00000100U |
| #define IOMUX_SWCLKCTL_OUT_S 8U |
| #define IOMUX_SWCLKCTL_OUT_LOW 0x00000000U |
| #define IOMUX_SWCLKCTL_OUT_HIGH 0x00000100U |
| #define IOMUX_SWCLKCTL_OUTOVREN 0x00000200U |
| #define IOMUX_SWCLKCTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_SWCLKCTL_OUTOVREN_S 9U |
| #define IOMUX_SWCLKCTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_SWCLKCTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_SWCLKECTL_EVTDETCFG_W 2U |
| #define IOMUX_SWCLKECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_SWCLKECTL_EVTDETCFG_S 0U |
| #define IOMUX_SWCLKECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_SWCLKECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_SWCLKECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_SWCLKECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_SWCLKECTL_TRGLVL 0x00000004U |
| #define IOMUX_SWCLKECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_SWCLKECTL_TRGLVL_S 2U |
| #define IOMUX_SWCLKECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_SWCLKECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_SWCLKECTL_CLR 0x00000008U |
| #define IOMUX_SWCLKECTL_CLR_M 0x00000008U |
| #define IOMUX_SWCLKECTL_CLR_S 3U |
| #define IOMUX_SWCLKECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_SWCLKECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_LOGGERCFG_OUTDISVAL 0x00000040U |
| #define IOMUX_LOGGERCFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_LOGGERCFG_OUTDISVAL_S 6U |
| #define IOMUX_LOGGERCFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_LOGGERCFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_LOGGERCFG_IE 0x00000800U |
| #define IOMUX_LOGGERCFG_IE_M 0x00000800U |
| #define IOMUX_LOGGERCFG_IE_S 11U |
| #define IOMUX_LOGGERCFG_IE_DISABLE 0x00000000U |
| #define IOMUX_LOGGERCFG_IE_ENABLE 0x00000800U |
| #define IOMUX_LOGGERCFG_OUTDIS 0x00001000U |
| #define IOMUX_LOGGERCFG_OUTDIS_M 0x00001000U |
| #define IOMUX_LOGGERCFG_OUTDIS_S 12U |
| #define IOMUX_LOGGERCFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_LOGGERCFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_LOGGERCFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_LOGGERCFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_LOGGERCFG_OUTDISOVREN_S 13U |
| #define IOMUX_LOGGERCFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_LOGGERCFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_LOGGERCFG_IOSTR 0x00004000U |
| #define IOMUX_LOGGERCFG_IOSTR_M 0x00004000U |
| #define IOMUX_LOGGERCFG_IOSTR_S 14U |
| #define IOMUX_LOGGERCFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_LOGGERCFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_LOGGERPCTL_CTL_W 2U |
| #define IOMUX_LOGGERPCTL_CTL_M 0x00000003U |
| #define IOMUX_LOGGERPCTL_CTL_S 0U |
| #define IOMUX_LOGGERPCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_LOGGERPCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_LOGGERPCTL_CTL_UP 0x00000001U |
| #define IOMUX_LOGGERPCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_LOGGERPCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_LOGGERPCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_LOGGERPCTL_PULLUPSTA_S 8U |
| #define IOMUX_LOGGERPCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_LOGGERPCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_LOGGERPCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_LOGGERPCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_LOGGERPCTL_PULLDWNSTA_S 9U |
| #define IOMUX_LOGGERPCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_LOGGERPCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_LOGGERCTL_PADVAL 0x00000001U |
| #define IOMUX_LOGGERCTL_PADVAL_M 0x00000001U |
| #define IOMUX_LOGGERCTL_PADVAL_S 0U |
| #define IOMUX_LOGGERCTL_PADVALSYNC 0x00000002U |
| #define IOMUX_LOGGERCTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_LOGGERCTL_PADVALSYNC_S 1U |
| #define IOMUX_LOGGERCTL_OUT 0x00000100U |
| #define IOMUX_LOGGERCTL_OUT_M 0x00000100U |
| #define IOMUX_LOGGERCTL_OUT_S 8U |
| #define IOMUX_LOGGERCTL_OUT_LOW 0x00000000U |
| #define IOMUX_LOGGERCTL_OUT_HIGH 0x00000100U |
| #define IOMUX_LOGGERCTL_OUTOVREN 0x00000200U |
| #define IOMUX_LOGGERCTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_LOGGERCTL_OUTOVREN_S 9U |
| #define IOMUX_LOGGERCTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_LOGGERCTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_LOGGERECTL_EVTDETCFG_W 2U |
| #define IOMUX_LOGGERECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_LOGGERECTL_EVTDETCFG_S 0U |
| #define IOMUX_LOGGERECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_LOGGERECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_LOGGERECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_LOGGERECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_LOGGERECTL_TRGLVL 0x00000004U |
| #define IOMUX_LOGGERECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_LOGGERECTL_TRGLVL_S 2U |
| #define IOMUX_LOGGERECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_LOGGERECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_LOGGERECTL_CLR 0x00000008U |
| #define IOMUX_LOGGERECTL_CLR_M 0x00000008U |
| #define IOMUX_LOGGERECTL_CLR_S 3U |
| #define IOMUX_LOGGERECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_LOGGERECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO10CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO10CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO10CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO10CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO10CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO10CFG_ANASW 0x00000100U |
| #define IOMUX_GPIO10CFG_ANASW_M 0x00000100U |
| #define IOMUX_GPIO10CFG_ANASW_S 8U |
| #define IOMUX_GPIO10CFG_ANASW_DISABLE 0x00000000U |
| #define IOMUX_GPIO10CFG_ANASW_ENABLE 0x00000100U |
| #define IOMUX_GPIO10CFG_ANASWOVREN 0x00000200U |
| #define IOMUX_GPIO10CFG_ANASWOVREN_M 0x00000200U |
| #define IOMUX_GPIO10CFG_ANASWOVREN_S 9U |
| #define IOMUX_GPIO10CFG_ANASWOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO10CFG_ANASWOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO10CFG_IE 0x00000800U |
| #define IOMUX_GPIO10CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO10CFG_IE_S 11U |
| #define IOMUX_GPIO10CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO10CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO10CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO10CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO10CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO10CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO10CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO10CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO10CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO10CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO10CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO10CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO10CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO10CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO10CFG_IOSTR_S 14U |
| #define IOMUX_GPIO10CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO10CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO10PCTL_CTL_W 2U |
| #define IOMUX_GPIO10PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO10PCTL_CTL_S 0U |
| #define IOMUX_GPIO10PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO10PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO10PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO10PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO10PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO10PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO10PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO10PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO10PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO10PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO10PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO10PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO10PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO10PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO10CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO10CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO10CTL_PADVAL_S 0U |
| #define IOMUX_GPIO10CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO10CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO10CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO10CTL_OUT 0x00000100U |
| #define IOMUX_GPIO10CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO10CTL_OUT_S 8U |
| #define IOMUX_GPIO10CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO10CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO10CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO10CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO10CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO10CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO10CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO10ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO10ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO10ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO10ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO10ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO10ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO10ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO10ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO10ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO10ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO10ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO10ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO10ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO10ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO10ECTL_CLR_S 3U |
| #define IOMUX_GPIO10ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO10ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO11CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO11CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO11CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO11CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO11CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO11CFG_ANASW 0x00000100U |
| #define IOMUX_GPIO11CFG_ANASW_M 0x00000100U |
| #define IOMUX_GPIO11CFG_ANASW_S 8U |
| #define IOMUX_GPIO11CFG_ANASW_DISABLE 0x00000000U |
| #define IOMUX_GPIO11CFG_ANASW_ENABLE 0x00000100U |
| #define IOMUX_GPIO11CFG_ANASWOVREN 0x00000200U |
| #define IOMUX_GPIO11CFG_ANASWOVREN_M 0x00000200U |
| #define IOMUX_GPIO11CFG_ANASWOVREN_S 9U |
| #define IOMUX_GPIO11CFG_ANASWOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO11CFG_ANASWOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO11CFG_IE 0x00000800U |
| #define IOMUX_GPIO11CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO11CFG_IE_S 11U |
| #define IOMUX_GPIO11CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO11CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO11CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO11CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO11CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO11CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO11CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO11CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO11CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO11CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO11CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO11CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO11CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO11CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO11CFG_IOSTR_S 14U |
| #define IOMUX_GPIO11CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO11CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO11PCTL_CTL_W 2U |
| #define IOMUX_GPIO11PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO11PCTL_CTL_S 0U |
| #define IOMUX_GPIO11PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO11PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO11PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO11PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO11PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO11PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO11PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO11PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO11PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO11PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO11PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO11PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO11PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO11PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO11CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO11CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO11CTL_PADVAL_S 0U |
| #define IOMUX_GPIO11CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO11CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO11CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO11CTL_OUT 0x00000100U |
| #define IOMUX_GPIO11CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO11CTL_OUT_S 8U |
| #define IOMUX_GPIO11CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO11CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO11CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO11CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO11CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO11CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO11CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO11ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO11ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO11ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO11ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO11ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO11ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO11ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO11ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO11ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO11ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO11ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO11ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO11ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO11ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO11ECTL_CLR_S 3U |
| #define IOMUX_GPIO11ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO11ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO12CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO12CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO12CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO12CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO12CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO12CFG_IE 0x00000800U |
| #define IOMUX_GPIO12CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO12CFG_IE_S 11U |
| #define IOMUX_GPIO12CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO12CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO12CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO12CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO12CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO12CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO12CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO12CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO12CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO12CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO12CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO12CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO12CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO12CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO12CFG_IOSTR_S 14U |
| #define IOMUX_GPIO12CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO12CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO12PCTL_CTL_W 2U |
| #define IOMUX_GPIO12PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO12PCTL_CTL_S 0U |
| #define IOMUX_GPIO12PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO12PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO12PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO12PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO12PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO12PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO12PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO12PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO12PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO12PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO12PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO12PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO12PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO12PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO12CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO12CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO12CTL_PADVAL_S 0U |
| #define IOMUX_GPIO12CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO12CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO12CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO12CTL_OUT 0x00000100U |
| #define IOMUX_GPIO12CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO12CTL_OUT_S 8U |
| #define IOMUX_GPIO12CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO12CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO12CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO12CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO12CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO12CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO12CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO12ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO12ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO12ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO12ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO12ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO12ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO12ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO12ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO12ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO12ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO12ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO12ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO12ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO12ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO12ECTL_CLR_S 3U |
| #define IOMUX_GPIO12ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO12ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO13CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO13CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO13CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO13CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO13CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO13CFG_IE 0x00000800U |
| #define IOMUX_GPIO13CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO13CFG_IE_S 11U |
| #define IOMUX_GPIO13CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO13CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO13CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO13CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO13CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO13CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO13CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO13CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO13CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO13CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO13CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO13CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO13CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO13CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO13CFG_IOSTR_S 14U |
| #define IOMUX_GPIO13CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO13CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO13PCTL_CTL_W 2U |
| #define IOMUX_GPIO13PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO13PCTL_CTL_S 0U |
| #define IOMUX_GPIO13PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO13PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO13PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO13PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO13PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO13PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO13PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO13PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO13PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO13PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO13PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO13PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO13PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO13PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO13CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO13CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO13CTL_PADVAL_S 0U |
| #define IOMUX_GPIO13CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO13CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO13CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO13CTL_OUT 0x00000100U |
| #define IOMUX_GPIO13CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO13CTL_OUT_S 8U |
| #define IOMUX_GPIO13CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO13CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO13CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO13CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO13CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO13CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO13CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO13ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO13ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO13ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO13ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO13ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO13ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO13ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO13ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO13ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO13ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO13ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO13ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO13ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO13ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO13ECTL_CLR_S 3U |
| #define IOMUX_GPIO13ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO13ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO14CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO14CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO14CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO14CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO14CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO14CFG_IE 0x00000800U |
| #define IOMUX_GPIO14CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO14CFG_IE_S 11U |
| #define IOMUX_GPIO14CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO14CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO14CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO14CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO14CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO14CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO14CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO14CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO14CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO14CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO14CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO14CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO14CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO14CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO14CFG_IOSTR_S 14U |
| #define IOMUX_GPIO14CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO14CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO14PCTL_CTL_W 2U |
| #define IOMUX_GPIO14PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO14PCTL_CTL_S 0U |
| #define IOMUX_GPIO14PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO14PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO14PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO14PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO14PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO14PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO14PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO14PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO14PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO14PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO14PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO14PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO14PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO14PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO14CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO14CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO14CTL_PADVAL_S 0U |
| #define IOMUX_GPIO14CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO14CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO14CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO14CTL_OUT 0x00000100U |
| #define IOMUX_GPIO14CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO14CTL_OUT_S 8U |
| #define IOMUX_GPIO14CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO14CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO14CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO14CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO14CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO14CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO14CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO14ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO14ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO14ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO14ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO14ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO14ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO14ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO14ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO14ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO14ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO14ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO14ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO14ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO14ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO14ECTL_CLR_S 3U |
| #define IOMUX_GPIO14ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO14ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO15CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO15CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO15CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO15CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO15CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO15CFG_IE 0x00000800U |
| #define IOMUX_GPIO15CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO15CFG_IE_S 11U |
| #define IOMUX_GPIO15CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO15CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO15CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO15CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO15CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO15CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO15CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO15CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO15CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO15CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO15CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO15CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO15CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO15CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO15CFG_IOSTR_S 14U |
| #define IOMUX_GPIO15CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO15CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO15PCTL_CTL_W 2U |
| #define IOMUX_GPIO15PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO15PCTL_CTL_S 0U |
| #define IOMUX_GPIO15PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO15PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO15PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO15PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO15PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO15PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO15PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO15PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO15PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO15PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO15PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO15PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO15PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO15PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO15CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO15CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO15CTL_PADVAL_S 0U |
| #define IOMUX_GPIO15CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO15CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO15CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO15CTL_OUT 0x00000100U |
| #define IOMUX_GPIO15CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO15CTL_OUT_S 8U |
| #define IOMUX_GPIO15CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO15CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO15CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO15CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO15CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO15CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO15CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO15ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO15ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO15ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO15ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO15ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO15ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO15ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO15ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO15ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO15ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO15ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO15ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO15ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO15ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO15ECTL_CLR_S 3U |
| #define IOMUX_GPIO15ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO15ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO16CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO16CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO16CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO16CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO16CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO16CFG_IE 0x00000800U |
| #define IOMUX_GPIO16CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO16CFG_IE_S 11U |
| #define IOMUX_GPIO16CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO16CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO16CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO16CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO16CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO16CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO16CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO16CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO16CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO16CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO16CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO16CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO16CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO16CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO16CFG_IOSTR_S 14U |
| #define IOMUX_GPIO16CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO16CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO16PCTL_CTL_W 2U |
| #define IOMUX_GPIO16PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO16PCTL_CTL_S 0U |
| #define IOMUX_GPIO16PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO16PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO16PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO16PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO16PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO16PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO16PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO16PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO16PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO16PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO16PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO16PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO16PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO16PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO16CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO16CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO16CTL_PADVAL_S 0U |
| #define IOMUX_GPIO16CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO16CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO16CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO16CTL_OUT 0x00000100U |
| #define IOMUX_GPIO16CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO16CTL_OUT_S 8U |
| #define IOMUX_GPIO16CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO16CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO16CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO16CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO16CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO16CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO16CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO16ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO16ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO16ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO16ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO16ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO16ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO16ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO16ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO16ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO16ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO16ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO16ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO16ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO16ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO16ECTL_CLR_S 3U |
| #define IOMUX_GPIO16ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO16ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO17CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO17CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO17CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO17CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO17CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO17CFG_IE 0x00000800U |
| #define IOMUX_GPIO17CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO17CFG_IE_S 11U |
| #define IOMUX_GPIO17CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO17CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO17CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO17CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO17CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO17CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO17CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO17CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO17CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO17CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO17CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO17CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO17CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO17CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO17CFG_IOSTR_S 14U |
| #define IOMUX_GPIO17CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO17CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO17PCTL_CTL_W 2U |
| #define IOMUX_GPIO17PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO17PCTL_CTL_S 0U |
| #define IOMUX_GPIO17PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO17PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO17PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO17PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO17PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO17PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO17PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO17PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO17PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO17PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO17PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO17PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO17PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO17PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO17CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO17CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO17CTL_PADVAL_S 0U |
| #define IOMUX_GPIO17CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO17CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO17CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO17CTL_OUT 0x00000100U |
| #define IOMUX_GPIO17CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO17CTL_OUT_S 8U |
| #define IOMUX_GPIO17CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO17CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO17CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO17CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO17CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO17CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO17CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO17ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO17ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO17ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO17ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO17ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO17ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO17ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO17ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO17ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO17ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO17ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO17ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO17ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO17ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO17ECTL_CLR_S 3U |
| #define IOMUX_GPIO17ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO17ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO18CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO18CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO18CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO18CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO18CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO18CFG_IE 0x00000800U |
| #define IOMUX_GPIO18CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO18CFG_IE_S 11U |
| #define IOMUX_GPIO18CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO18CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO18CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO18CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO18CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO18CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO18CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO18CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO18CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO18CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO18CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO18CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO18CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO18CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO18CFG_IOSTR_S 14U |
| #define IOMUX_GPIO18CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO18CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO18PCTL_CTL_W 2U |
| #define IOMUX_GPIO18PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO18PCTL_CTL_S 0U |
| #define IOMUX_GPIO18PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO18PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO18PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO18PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO18PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO18PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO18PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO18PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO18PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO18PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO18PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO18PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO18PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO18PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO18CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO18CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO18CTL_PADVAL_S 0U |
| #define IOMUX_GPIO18CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO18CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO18CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO18CTL_OUT 0x00000100U |
| #define IOMUX_GPIO18CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO18CTL_OUT_S 8U |
| #define IOMUX_GPIO18CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO18CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO18CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO18CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO18CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO18CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO18CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO18ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO18ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO18ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO18ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO18ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO18ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO18ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO18ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO18ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO18ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO18ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO18ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO18ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO18ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO18ECTL_CLR_S 3U |
| #define IOMUX_GPIO18ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO18ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO19CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO19CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO19CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO19CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO19CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO19CFG_IE 0x00000800U |
| #define IOMUX_GPIO19CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO19CFG_IE_S 11U |
| #define IOMUX_GPIO19CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO19CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO19CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO19CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO19CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO19CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO19CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO19CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO19CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO19CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO19CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO19CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO19CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO19CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO19CFG_IOSTR_S 14U |
| #define IOMUX_GPIO19CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO19CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO19PCTL_CTL_W 2U |
| #define IOMUX_GPIO19PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO19PCTL_CTL_S 0U |
| #define IOMUX_GPIO19PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO19PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO19PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO19PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO19PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO19PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO19PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO19PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO19PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO19PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO19PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO19PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO19PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO19PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO19CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO19CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO19CTL_PADVAL_S 0U |
| #define IOMUX_GPIO19CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO19CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO19CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO19CTL_OUT 0x00000100U |
| #define IOMUX_GPIO19CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO19CTL_OUT_S 8U |
| #define IOMUX_GPIO19CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO19CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO19CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO19CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO19CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO19CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO19CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO19ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO19ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO19ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO19ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO19ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO19ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO19ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO19ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO19ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO19ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO19ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO19ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO19ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO19ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO19ECTL_CLR_S 3U |
| #define IOMUX_GPIO19ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO19ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO20CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO20CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO20CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO20CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO20CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO20CFG_IE 0x00000800U |
| #define IOMUX_GPIO20CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO20CFG_IE_S 11U |
| #define IOMUX_GPIO20CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO20CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO20CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO20CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO20CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO20CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO20CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO20CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO20CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO20CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO20CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO20CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO20CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO20CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO20CFG_IOSTR_S 14U |
| #define IOMUX_GPIO20CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO20CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO20PCTL_CTL_W 2U |
| #define IOMUX_GPIO20PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO20PCTL_CTL_S 0U |
| #define IOMUX_GPIO20PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO20PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO20PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO20PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO20PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO20PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO20PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO20PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO20PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO20PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO20PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO20PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO20PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO20PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO20CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO20CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO20CTL_PADVAL_S 0U |
| #define IOMUX_GPIO20CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO20CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO20CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO20CTL_OUT 0x00000100U |
| #define IOMUX_GPIO20CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO20CTL_OUT_S 8U |
| #define IOMUX_GPIO20CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO20CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO20CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO20CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO20CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO20CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO20CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO20ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO20ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO20ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO20ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO20ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO20ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO20ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO20ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO20ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO20ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO20ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO20ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO20ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO20ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO20ECTL_CLR_S 3U |
| #define IOMUX_GPIO20ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO20ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO21CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO21CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO21CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO21CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO21CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO21CFG_IE 0x00000800U |
| #define IOMUX_GPIO21CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO21CFG_IE_S 11U |
| #define IOMUX_GPIO21CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO21CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO21CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO21CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO21CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO21CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO21CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO21CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO21CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO21CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO21CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO21CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO21CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO21CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO21CFG_IOSTR_S 14U |
| #define IOMUX_GPIO21CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO21CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO21PCTL_CTL_W 2U |
| #define IOMUX_GPIO21PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO21PCTL_CTL_S 0U |
| #define IOMUX_GPIO21PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO21PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO21PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO21PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO21PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO21PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO21PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO21PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO21PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO21PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO21PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO21PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO21PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO21PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO21CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO21CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO21CTL_PADVAL_S 0U |
| #define IOMUX_GPIO21CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO21CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO21CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO21CTL_OUT 0x00000100U |
| #define IOMUX_GPIO21CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO21CTL_OUT_S 8U |
| #define IOMUX_GPIO21CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO21CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO21CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO21CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO21CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO21CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO21CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO21ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO21ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO21ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO21ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO21ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO21ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO21ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO21ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO21ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO21ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO21ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO21ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO21ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO21ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO21ECTL_CLR_S 3U |
| #define IOMUX_GPIO21ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO21ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO22CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO22CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO22CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO22CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO22CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO22CFG_IE 0x00000800U |
| #define IOMUX_GPIO22CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO22CFG_IE_S 11U |
| #define IOMUX_GPIO22CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO22CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO22CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO22CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO22CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO22CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO22CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO22CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO22CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO22CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO22CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO22CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO22CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO22CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO22CFG_IOSTR_S 14U |
| #define IOMUX_GPIO22CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO22CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO22PCTL_CTL_W 2U |
| #define IOMUX_GPIO22PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO22PCTL_CTL_S 0U |
| #define IOMUX_GPIO22PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO22PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO22PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO22PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO22PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO22PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO22PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO22PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO22PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO22PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO22PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO22PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO22PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO22PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO22CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO22CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO22CTL_PADVAL_S 0U |
| #define IOMUX_GPIO22CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO22CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO22CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO22CTL_OUT 0x00000100U |
| #define IOMUX_GPIO22CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO22CTL_OUT_S 8U |
| #define IOMUX_GPIO22CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO22CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO22CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO22CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO22CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO22CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO22CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO22ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO22ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO22ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO22ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO22ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO22ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO22ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO22ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO22ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO22ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO22ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO22ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO22ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO22ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO22ECTL_CLR_S 3U |
| #define IOMUX_GPIO22ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO22ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO23CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO23CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO23CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO23CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO23CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO23CFG_IE 0x00000800U |
| #define IOMUX_GPIO23CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO23CFG_IE_S 11U |
| #define IOMUX_GPIO23CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO23CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO23CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO23CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO23CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO23CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO23CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO23CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO23CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO23CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO23CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO23CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO23CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO23CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO23CFG_IOSTR_S 14U |
| #define IOMUX_GPIO23CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO23CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO23PCTL_CTL_W 2U |
| #define IOMUX_GPIO23PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO23PCTL_CTL_S 0U |
| #define IOMUX_GPIO23PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO23PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO23PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO23PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO23PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO23PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO23PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO23PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO23PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO23PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO23PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO23PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO23PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO23PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO23CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO23CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO23CTL_PADVAL_S 0U |
| #define IOMUX_GPIO23CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO23CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO23CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO23CTL_OUT 0x00000100U |
| #define IOMUX_GPIO23CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO23CTL_OUT_S 8U |
| #define IOMUX_GPIO23CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO23CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO23CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO23CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO23CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO23CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO23CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO23ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO23ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO23ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO23ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO23ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO23ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO23ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO23ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO23ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO23ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO23ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO23ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO23ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO23ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO23ECTL_CLR_S 3U |
| #define IOMUX_GPIO23ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO23ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO24CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO24CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO24CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO24CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO24CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO24CFG_IE 0x00000800U |
| #define IOMUX_GPIO24CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO24CFG_IE_S 11U |
| #define IOMUX_GPIO24CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO24CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO24CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO24CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO24CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO24CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO24CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO24CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO24CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO24CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO24CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO24CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO24CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO24CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO24CFG_IOSTR_S 14U |
| #define IOMUX_GPIO24CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO24CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO24PCTL_CTL_W 2U |
| #define IOMUX_GPIO24PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO24PCTL_CTL_S 0U |
| #define IOMUX_GPIO24PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO24PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO24PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO24PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO24PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO24PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO24PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO24PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO24PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO24PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO24PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO24PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO24PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO24PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO24CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO24CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO24CTL_PADVAL_S 0U |
| #define IOMUX_GPIO24CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO24CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO24CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO24CTL_OUT 0x00000100U |
| #define IOMUX_GPIO24CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO24CTL_OUT_S 8U |
| #define IOMUX_GPIO24CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO24CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO24CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO24CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO24CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO24CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO24CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO24ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO24ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO24ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO24ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO24ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO24ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO24ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO24ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO24ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO24ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO24ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO24ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO24ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO24ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO24ECTL_CLR_S 3U |
| #define IOMUX_GPIO24ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO24ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO25CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO25CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO25CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO25CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO25CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO25CFG_IE 0x00000800U |
| #define IOMUX_GPIO25CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO25CFG_IE_S 11U |
| #define IOMUX_GPIO25CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO25CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO25CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO25CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO25CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO25CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO25CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO25CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO25CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO25CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO25CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO25CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO25CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO25CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO25CFG_IOSTR_S 14U |
| #define IOMUX_GPIO25CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO25CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO25PCTL_CTL_W 2U |
| #define IOMUX_GPIO25PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO25PCTL_CTL_S 0U |
| #define IOMUX_GPIO25PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO25PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO25PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO25PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO25PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO25PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO25PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO25PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO25PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO25PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO25PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO25PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO25PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO25PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO25CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO25CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO25CTL_PADVAL_S 0U |
| #define IOMUX_GPIO25CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO25CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO25CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO25CTL_OUT 0x00000100U |
| #define IOMUX_GPIO25CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO25CTL_OUT_S 8U |
| #define IOMUX_GPIO25CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO25CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO25CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO25CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO25CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO25CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO25CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO25ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO25ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO25ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO25ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO25ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO25ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO25ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO25ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO25ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO25ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO25ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO25ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO25ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO25ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO25ECTL_CLR_S 3U |
| #define IOMUX_GPIO25ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO25ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO26CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO26CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO26CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO26CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO26CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO26CFG_IE 0x00000800U |
| #define IOMUX_GPIO26CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO26CFG_IE_S 11U |
| #define IOMUX_GPIO26CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO26CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO26CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO26CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO26CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO26CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO26CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO26CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO26CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO26CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO26CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO26CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO26CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO26CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO26CFG_IOSTR_S 14U |
| #define IOMUX_GPIO26CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO26CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO26PCTL_CTL_W 2U |
| #define IOMUX_GPIO26PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO26PCTL_CTL_S 0U |
| #define IOMUX_GPIO26PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO26PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO26PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO26PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO26PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO26PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO26PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO26PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO26PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO26PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO26PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO26PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO26PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO26PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO26CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO26CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO26CTL_PADVAL_S 0U |
| #define IOMUX_GPIO26CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO26CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO26CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO26CTL_OUT 0x00000100U |
| #define IOMUX_GPIO26CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO26CTL_OUT_S 8U |
| #define IOMUX_GPIO26CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO26CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO26CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO26CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO26CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO26CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO26CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO26ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO26ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO26ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO26ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO26ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO26ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO26ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO26ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO26ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO26ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO26ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO26ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO26ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO26ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO26ECTL_CLR_S 3U |
| #define IOMUX_GPIO26ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO26ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO27CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO27CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO27CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO27CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO27CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO27CFG_IE 0x00000800U |
| #define IOMUX_GPIO27CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO27CFG_IE_S 11U |
| #define IOMUX_GPIO27CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO27CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO27CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO27CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO27CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO27CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO27CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO27CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO27CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO27CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO27CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO27CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO27CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO27CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO27CFG_IOSTR_S 14U |
| #define IOMUX_GPIO27CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO27CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO27PCTL_CTL_W 2U |
| #define IOMUX_GPIO27PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO27PCTL_CTL_S 0U |
| #define IOMUX_GPIO27PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO27PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO27PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO27PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO27PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO27PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO27PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO27PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO27PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO27PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO27PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO27PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO27PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO27PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO27CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO27CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO27CTL_PADVAL_S 0U |
| #define IOMUX_GPIO27CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO27CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO27CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO27CTL_OUT 0x00000100U |
| #define IOMUX_GPIO27CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO27CTL_OUT_S 8U |
| #define IOMUX_GPIO27CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO27CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO27CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO27CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO27CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO27CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO27CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO27ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO27ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO27ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO27ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO27ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO27ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO27ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO27ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO27ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO27ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO27ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO27ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO27ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO27ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO27ECTL_CLR_S 3U |
| #define IOMUX_GPIO27ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO27ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO28CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO28CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO28CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO28CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO28CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO28CFG_IE 0x00000800U |
| #define IOMUX_GPIO28CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO28CFG_IE_S 11U |
| #define IOMUX_GPIO28CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO28CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO28CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO28CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO28CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO28CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO28CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO28CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO28CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO28CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO28CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO28CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO28CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO28CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO28CFG_IOSTR_S 14U |
| #define IOMUX_GPIO28CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO28CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO28PCTL_CTL_W 2U |
| #define IOMUX_GPIO28PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO28PCTL_CTL_S 0U |
| #define IOMUX_GPIO28PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO28PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO28PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO28PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO28PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO28PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO28PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO28PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO28PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO28PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO28PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO28PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO28PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO28PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO28CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO28CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO28CTL_PADVAL_S 0U |
| #define IOMUX_GPIO28CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO28CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO28CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO28CTL_OUT 0x00000100U |
| #define IOMUX_GPIO28CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO28CTL_OUT_S 8U |
| #define IOMUX_GPIO28CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO28CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO28CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO28CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO28CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO28CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO28CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO28ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO28ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO28ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO28ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO28ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO28ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO28ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO28ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO28ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO28ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO28ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO28ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO28ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO28ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO28ECTL_CLR_S 3U |
| #define IOMUX_GPIO28ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO28ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO29CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO29CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO29CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO29CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO29CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO29CFG_IE 0x00000800U |
| #define IOMUX_GPIO29CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO29CFG_IE_S 11U |
| #define IOMUX_GPIO29CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO29CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO29CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO29CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO29CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO29CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO29CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO29CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO29CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO29CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO29CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO29CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO29CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO29CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO29CFG_IOSTR_S 14U |
| #define IOMUX_GPIO29CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO29CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO29PCTL_CTL_W 2U |
| #define IOMUX_GPIO29PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO29PCTL_CTL_S 0U |
| #define IOMUX_GPIO29PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO29PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO29PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO29PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO29PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO29PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO29PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO29PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO29PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO29PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO29PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO29PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO29PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO29PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO29CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO29CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO29CTL_PADVAL_S 0U |
| #define IOMUX_GPIO29CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO29CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO29CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO29CTL_OUT 0x00000100U |
| #define IOMUX_GPIO29CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO29CTL_OUT_S 8U |
| #define IOMUX_GPIO29CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO29CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO29CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO29CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO29CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO29CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO29CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO29ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO29ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO29ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO29ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO29ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO29ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO29ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO29ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO29ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO29ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO29ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO29ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO29ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO29ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO29ECTL_CLR_S 3U |
| #define IOMUX_GPIO29ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO29ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO30CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO30CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO30CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO30CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO30CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO30CFG_IE 0x00000800U |
| #define IOMUX_GPIO30CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO30CFG_IE_S 11U |
| #define IOMUX_GPIO30CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO30CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO30CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO30CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO30CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO30CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO30CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO30CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO30CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO30CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO30CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO30CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO30CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO30CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO30CFG_IOSTR_S 14U |
| #define IOMUX_GPIO30CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO30CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO30PCTL_CTL_W 2U |
| #define IOMUX_GPIO30PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO30PCTL_CTL_S 0U |
| #define IOMUX_GPIO30PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO30PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO30PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO30PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO30PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO30PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO30PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO30PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO30PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO30PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO30PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO30PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO30PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO30PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO30CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO30CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO30CTL_PADVAL_S 0U |
| #define IOMUX_GPIO30CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO30CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO30CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO30CTL_OUT 0x00000100U |
| #define IOMUX_GPIO30CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO30CTL_OUT_S 8U |
| #define IOMUX_GPIO30CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO30CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO30CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO30CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO30CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO30CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO30CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO30ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO30ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO30ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO30ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO30ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO30ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO30ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO30ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO30ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO30ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO30ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO30ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO30ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO30ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO30ECTL_CLR_S 3U |
| #define IOMUX_GPIO30ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO30ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO31CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO31CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO31CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO31CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO31CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO31CFG_IE 0x00000800U |
| #define IOMUX_GPIO31CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO31CFG_IE_S 11U |
| #define IOMUX_GPIO31CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO31CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO31CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO31CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO31CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO31CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO31CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO31CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO31CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO31CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO31CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO31CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO31CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO31CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO31CFG_IOSTR_S 14U |
| #define IOMUX_GPIO31CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO31CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO31PCTL_CTL_W 2U |
| #define IOMUX_GPIO31PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO31PCTL_CTL_S 0U |
| #define IOMUX_GPIO31PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO31PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO31PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO31PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO31PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO31PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO31PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO31PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO31PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO31PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO31PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO31PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO31PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO31PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO31CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO31CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO31CTL_PADVAL_S 0U |
| #define IOMUX_GPIO31CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO31CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO31CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO31CTL_OUT 0x00000100U |
| #define IOMUX_GPIO31CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO31CTL_OUT_S 8U |
| #define IOMUX_GPIO31CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO31CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO31CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO31CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO31CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO31CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO31CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO31ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO31ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO31ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO31ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO31ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO31ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO31ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO31ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO31ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO31ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO31ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO31ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO31ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO31ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO31ECTL_CLR_S 3U |
| #define IOMUX_GPIO31ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO31ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO32CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO32CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO32CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO32CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO32CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO32CFG_IE 0x00000800U |
| #define IOMUX_GPIO32CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO32CFG_IE_S 11U |
| #define IOMUX_GPIO32CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO32CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO32CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO32CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO32CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO32CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO32CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO32CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO32CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO32CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO32CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO32CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO32CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO32CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO32CFG_IOSTR_S 14U |
| #define IOMUX_GPIO32CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO32CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO32PCTL_CTL_W 2U |
| #define IOMUX_GPIO32PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO32PCTL_CTL_S 0U |
| #define IOMUX_GPIO32PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO32PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO32PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO32PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO32PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO32PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO32PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO32PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO32PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO32PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO32PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO32PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO32PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO32PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO32CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO32CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO32CTL_PADVAL_S 0U |
| #define IOMUX_GPIO32CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO32CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO32CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO32CTL_OUT 0x00000100U |
| #define IOMUX_GPIO32CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO32CTL_OUT_S 8U |
| #define IOMUX_GPIO32CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO32CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO32CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO32CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO32CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO32CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO32CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO32ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO32ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO32ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO32ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO32ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO32ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO32ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO32ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO32ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO32ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO32ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO32ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO32ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO32ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO32ECTL_CLR_S 3U |
| #define IOMUX_GPIO32ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO32ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO33CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO33CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO33CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO33CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO33CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO33CFG_IE 0x00000800U |
| #define IOMUX_GPIO33CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO33CFG_IE_S 11U |
| #define IOMUX_GPIO33CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO33CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO33CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO33CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO33CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO33CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO33CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO33CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO33CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO33CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO33CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO33CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO33CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO33CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO33CFG_IOSTR_S 14U |
| #define IOMUX_GPIO33CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO33CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO33PCTL_CTL_W 2U |
| #define IOMUX_GPIO33PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO33PCTL_CTL_S 0U |
| #define IOMUX_GPIO33PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO33PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO33PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO33PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO33PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO33PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO33PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO33PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO33PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO33PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO33PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO33PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO33PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO33PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO33CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO33CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO33CTL_PADVAL_S 0U |
| #define IOMUX_GPIO33CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO33CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO33CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO33CTL_OUT 0x00000100U |
| #define IOMUX_GPIO33CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO33CTL_OUT_S 8U |
| #define IOMUX_GPIO33CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO33CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO33CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO33CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO33CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO33CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO33CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO33ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO33ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO33ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO33ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO33ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO33ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO33ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO33ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO33ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO33ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO33ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO33ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO33ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO33ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO33ECTL_CLR_S 3U |
| #define IOMUX_GPIO33ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO33ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO34CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO34CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO34CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO34CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO34CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO34CFG_IE 0x00000800U |
| #define IOMUX_GPIO34CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO34CFG_IE_S 11U |
| #define IOMUX_GPIO34CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO34CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO34CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO34CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO34CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO34CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO34CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO34CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO34CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO34CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO34CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO34CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO34CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO34CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO34CFG_IOSTR_S 14U |
| #define IOMUX_GPIO34CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO34CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO34PCTL_CTL_W 2U |
| #define IOMUX_GPIO34PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO34PCTL_CTL_S 0U |
| #define IOMUX_GPIO34PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO34PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO34PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO34PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO34PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO34PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO34PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO34PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO34PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO34PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO34PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO34PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO34PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO34PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO34CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO34CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO34CTL_PADVAL_S 0U |
| #define IOMUX_GPIO34CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO34CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO34CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO34CTL_OUT 0x00000100U |
| #define IOMUX_GPIO34CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO34CTL_OUT_S 8U |
| #define IOMUX_GPIO34CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO34CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO34CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO34CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO34CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO34CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO34CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO34ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO34ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO34ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO34ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO34ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO34ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO34ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO34ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO34ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO34ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO34ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO34ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO34ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO34ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO34ECTL_CLR_S 3U |
| #define IOMUX_GPIO34ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO34ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO35CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO35CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO35CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO35CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO35CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO35CFG_IE 0x00000800U |
| #define IOMUX_GPIO35CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO35CFG_IE_S 11U |
| #define IOMUX_GPIO35CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO35CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO35CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO35CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO35CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO35CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO35CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO35CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO35CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO35CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO35CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO35CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO35CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO35CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO35CFG_IOSTR_S 14U |
| #define IOMUX_GPIO35CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO35CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO35PCTL_CTL_W 2U |
| #define IOMUX_GPIO35PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO35PCTL_CTL_S 0U |
| #define IOMUX_GPIO35PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO35PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO35PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO35PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO35PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO35PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO35PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO35PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO35PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO35PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO35PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO35PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO35PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO35PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO35CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO35CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO35CTL_PADVAL_S 0U |
| #define IOMUX_GPIO35CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO35CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO35CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO35CTL_OUT 0x00000100U |
| #define IOMUX_GPIO35CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO35CTL_OUT_S 8U |
| #define IOMUX_GPIO35CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO35CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO35CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO35CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO35CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO35CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO35CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO35ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO35ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO35ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO35ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO35ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO35ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO35ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO35ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO35ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO35ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO35ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO35ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO35ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO35ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO35ECTL_CLR_S 3U |
| #define IOMUX_GPIO35ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO35ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO36CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO36CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO36CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO36CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO36CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO36CFG_IE 0x00000800U |
| #define IOMUX_GPIO36CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO36CFG_IE_S 11U |
| #define IOMUX_GPIO36CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO36CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO36CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO36CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO36CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO36CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO36CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO36CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO36CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO36CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO36CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO36CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO36CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO36CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO36CFG_IOSTR_S 14U |
| #define IOMUX_GPIO36CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO36CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO36PCTL_CTL_W 2U |
| #define IOMUX_GPIO36PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO36PCTL_CTL_S 0U |
| #define IOMUX_GPIO36PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO36PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO36PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO36PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO36PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO36PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO36PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO36PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO36PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO36PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO36PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO36PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO36PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO36PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO36CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO36CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO36CTL_PADVAL_S 0U |
| #define IOMUX_GPIO36CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO36CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO36CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO36CTL_OUT 0x00000100U |
| #define IOMUX_GPIO36CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO36CTL_OUT_S 8U |
| #define IOMUX_GPIO36CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO36CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO36CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO36CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO36CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO36CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO36CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO36ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO36ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO36ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO36ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO36ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO36ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO36ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO36ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO36ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO36ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO36ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO36ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO36ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO36ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO36ECTL_CLR_S 3U |
| #define IOMUX_GPIO36ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO36ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO37CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO37CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO37CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO37CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO37CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO37CFG_IE 0x00000800U |
| #define IOMUX_GPIO37CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO37CFG_IE_S 11U |
| #define IOMUX_GPIO37CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO37CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO37CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO37CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO37CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO37CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO37CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO37CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO37CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO37CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO37CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO37CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO37CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO37CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO37CFG_IOSTR_S 14U |
| #define IOMUX_GPIO37CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO37CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO37PCTL_CTL_W 2U |
| #define IOMUX_GPIO37PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO37PCTL_CTL_S 0U |
| #define IOMUX_GPIO37PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO37PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO37PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO37PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO37PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO37PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO37PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO37PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO37PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO37PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO37PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO37PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO37PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO37PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO37CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO37CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO37CTL_PADVAL_S 0U |
| #define IOMUX_GPIO37CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO37CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO37CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO37CTL_OUT 0x00000100U |
| #define IOMUX_GPIO37CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO37CTL_OUT_S 8U |
| #define IOMUX_GPIO37CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO37CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO37CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO37CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO37CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO37CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO37CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO37ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO37ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO37ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO37ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO37ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO37ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO37ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO37ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO37ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO37ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO37ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO37ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO37ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO37ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO37ECTL_CLR_S 3U |
| #define IOMUX_GPIO37ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO37ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO38CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO38CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO38CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO38CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO38CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO38CFG_IE 0x00000800U |
| #define IOMUX_GPIO38CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO38CFG_IE_S 11U |
| #define IOMUX_GPIO38CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO38CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO38CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO38CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO38CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO38CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO38CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO38CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO38CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO38CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO38CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO38CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO38CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO38CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO38CFG_IOSTR_S 14U |
| #define IOMUX_GPIO38CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO38CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO38PCTL_CTL_W 2U |
| #define IOMUX_GPIO38PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO38PCTL_CTL_S 0U |
| #define IOMUX_GPIO38PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO38PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO38PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO38PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO38PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO38PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO38PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO38PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO38PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO38PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO38PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO38PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO38PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO38PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO38CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO38CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO38CTL_PADVAL_S 0U |
| #define IOMUX_GPIO38CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO38CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO38CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO38CTL_OUT 0x00000100U |
| #define IOMUX_GPIO38CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO38CTL_OUT_S 8U |
| #define IOMUX_GPIO38CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO38CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO38CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO38CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO38CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO38CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO38CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO38ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO38ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO38ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO38ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO38ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO38ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO38ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO38ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO38ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO38ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO38ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO38ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO38ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO38ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO38ECTL_CLR_S 3U |
| #define IOMUX_GPIO38ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO38ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO39CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO39CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO39CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO39CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO39CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO39CFG_IE 0x00000800U |
| #define IOMUX_GPIO39CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO39CFG_IE_S 11U |
| #define IOMUX_GPIO39CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO39CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO39CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO39CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO39CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO39CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO39CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO39CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO39CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO39CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO39CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO39CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO39CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO39CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO39CFG_IOSTR_S 14U |
| #define IOMUX_GPIO39CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO39CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO39PCTL_CTL_W 2U |
| #define IOMUX_GPIO39PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO39PCTL_CTL_S 0U |
| #define IOMUX_GPIO39PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO39PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO39PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO39PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO39PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO39PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO39PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO39PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO39PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO39PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO39PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO39PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO39PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO39PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO39CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO39CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO39CTL_PADVAL_S 0U |
| #define IOMUX_GPIO39CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO39CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO39CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO39CTL_OUT 0x00000100U |
| #define IOMUX_GPIO39CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO39CTL_OUT_S 8U |
| #define IOMUX_GPIO39CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO39CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO39CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO39CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO39CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO39CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO39CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO39ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO39ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO39ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO39ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO39ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO39ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO39ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO39ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO39ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO39ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO39ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO39ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO39ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO39ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO39ECTL_CLR_S 3U |
| #define IOMUX_GPIO39ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO39ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO40CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO40CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO40CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO40CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO40CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO40CFG_IE 0x00000800U |
| #define IOMUX_GPIO40CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO40CFG_IE_S 11U |
| #define IOMUX_GPIO40CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO40CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO40CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO40CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO40CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO40CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO40CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO40CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO40CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO40CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO40CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO40CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO40CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO40CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO40CFG_IOSTR_S 14U |
| #define IOMUX_GPIO40CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO40CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO40PCTL_CTL_W 2U |
| #define IOMUX_GPIO40PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO40PCTL_CTL_S 0U |
| #define IOMUX_GPIO40PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO40PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO40PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO40PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO40PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO40PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO40PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO40PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO40PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO40PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO40PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO40PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO40PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO40PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO40CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO40CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO40CTL_PADVAL_S 0U |
| #define IOMUX_GPIO40CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO40CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO40CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO40CTL_OUT 0x00000100U |
| #define IOMUX_GPIO40CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO40CTL_OUT_S 8U |
| #define IOMUX_GPIO40CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO40CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO40CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO40CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO40CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO40CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO40CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO40ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO40ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO40ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO40ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO40ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO40ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO40ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO40ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO40ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO40ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO40ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO40ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO40ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO40ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO40ECTL_CLR_S 3U |
| #define IOMUX_GPIO40ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO40ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO41CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO41CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO41CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO41CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO41CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO41CFG_IE 0x00000800U |
| #define IOMUX_GPIO41CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO41CFG_IE_S 11U |
| #define IOMUX_GPIO41CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO41CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO41CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO41CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO41CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO41CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO41CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO41CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO41CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO41CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO41CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO41CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO41CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO41CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO41CFG_IOSTR_S 14U |
| #define IOMUX_GPIO41CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO41CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO41PCTL_CTL_W 2U |
| #define IOMUX_GPIO41PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO41PCTL_CTL_S 0U |
| #define IOMUX_GPIO41PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO41PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO41PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO41PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO41PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO41PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO41PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO41PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO41PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO41PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO41PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO41PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO41PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO41PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO41CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO41CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO41CTL_PADVAL_S 0U |
| #define IOMUX_GPIO41CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO41CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO41CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO41CTL_OUT 0x00000100U |
| #define IOMUX_GPIO41CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO41CTL_OUT_S 8U |
| #define IOMUX_GPIO41CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO41CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO41CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO41CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO41CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO41CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO41CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO41ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO41ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO41ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO41ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO41ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO41ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO41ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO41ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO41ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO41ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO41ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO41ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO41ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO41ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO41ECTL_CLR_S 3U |
| #define IOMUX_GPIO41ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO41ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO42CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO42CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO42CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO42CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO42CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO42CFG_IE 0x00000800U |
| #define IOMUX_GPIO42CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO42CFG_IE_S 11U |
| #define IOMUX_GPIO42CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO42CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO42CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO42CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO42CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO42CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO42CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO42CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO42CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO42CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO42CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO42CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO42CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO42CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO42CFG_IOSTR_S 14U |
| #define IOMUX_GPIO42CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO42CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO42PCTL_CTL_W 2U |
| #define IOMUX_GPIO42PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO42PCTL_CTL_S 0U |
| #define IOMUX_GPIO42PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO42PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO42PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO42PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO42PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO42PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO42PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO42PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO42PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO42PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO42PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO42PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO42PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO42PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO42CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO42CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO42CTL_PADVAL_S 0U |
| #define IOMUX_GPIO42CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO42CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO42CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO42CTL_OUT 0x00000100U |
| #define IOMUX_GPIO42CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO42CTL_OUT_S 8U |
| #define IOMUX_GPIO42CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO42CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO42CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO42CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO42CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO42CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO42CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO42ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO42ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO42ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO42ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO42ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO42ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO42ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO42ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO42ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO42ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO42ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO42ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO42ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO42ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO42ECTL_CLR_S 3U |
| #define IOMUX_GPIO42ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO42ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO43CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO43CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO43CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO43CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO43CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO43CFG_IE 0x00000800U |
| #define IOMUX_GPIO43CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO43CFG_IE_S 11U |
| #define IOMUX_GPIO43CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO43CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO43CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO43CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO43CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO43CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO43CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO43CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO43CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO43CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO43CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO43CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO43CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO43CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO43CFG_IOSTR_S 14U |
| #define IOMUX_GPIO43CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO43CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO43PCTL_CTL_W 2U |
| #define IOMUX_GPIO43PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO43PCTL_CTL_S 0U |
| #define IOMUX_GPIO43PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO43PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO43PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO43PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO43PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO43PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO43PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO43PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO43PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO43PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO43PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO43PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO43PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO43PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO43CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO43CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO43CTL_PADVAL_S 0U |
| #define IOMUX_GPIO43CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO43CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO43CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO43CTL_OUT 0x00000100U |
| #define IOMUX_GPIO43CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO43CTL_OUT_S 8U |
| #define IOMUX_GPIO43CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO43CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO43CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO43CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO43CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO43CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO43CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO43ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO43ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO43ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO43ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO43ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO43ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO43ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO43ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO43ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO43ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO43ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO43ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO43ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO43ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO43ECTL_CLR_S 3U |
| #define IOMUX_GPIO43ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO43ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO44CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO44CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO44CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO44CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO44CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO44CFG_IE 0x00000800U |
| #define IOMUX_GPIO44CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO44CFG_IE_S 11U |
| #define IOMUX_GPIO44CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO44CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO44CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO44CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO44CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO44CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO44CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO44CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO44CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO44CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO44CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO44CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO44CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO44CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO44CFG_IOSTR_S 14U |
| #define IOMUX_GPIO44CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO44CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO44PCTL_CTL_W 2U |
| #define IOMUX_GPIO44PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO44PCTL_CTL_S 0U |
| #define IOMUX_GPIO44PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO44PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO44PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO44PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO44PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO44PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO44PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO44PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO44PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO44PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO44PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO44PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO44PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO44PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO44CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO44CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO44CTL_PADVAL_S 0U |
| #define IOMUX_GPIO44CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO44CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO44CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO44CTL_OUT 0x00000100U |
| #define IOMUX_GPIO44CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO44CTL_OUT_S 8U |
| #define IOMUX_GPIO44CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO44CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO44CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO44CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO44CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO44CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO44CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO44ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO44ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO44ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO44ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO44ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO44ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO44ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO44ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO44ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO44ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO44ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO44ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO44ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO44ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO44ECTL_CLR_S 3U |
| #define IOMUX_GPIO44ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO44ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_SOPDIS_MEM_SOP_DISABLE 0x00000001U |
| #define IOMUX_SOPDIS_MEM_SOP_DISABLE_M 0x00000001U |
| #define IOMUX_SOPDIS_MEM_SOP_DISABLE_S 0U |
| #define IOMUX_SOPDIS_MEM_SOP_DISABLE_DISABLE 0x00000001U |
| #define IOMUX_SOPDIS_MEM_SOP_DISABLE_USE 0x00000000U |
| #define IOMUX_SCLKIPCFG_IOSEL_W 5U |
| #define IOMUX_SCLKIPCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_SCLKIPCFG_IOSEL_S 0U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_SCLKIPCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_LFXTNPCFG_IOSEL_W 5U |
| #define IOMUX_LFXTNPCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_LFXTNPCFG_IOSEL_S 0U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_LFXTNPCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO2PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO2PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO2PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO2PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO3PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO3PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO3PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO3PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO4PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO4PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO4PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO4PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO5PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO5PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO5PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO5PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO6PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO6PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO6PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO6PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_SWDIOPCFG_IOSEL_W 5U |
| #define IOMUX_SWDIOPCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_SWDIOPCFG_IOSEL_S 0U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_SWDIOPCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_SWCLKPCFG_IOSEL_W 5U |
| #define IOMUX_SWCLKPCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_SWCLKPCFG_IOSEL_S 0U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_SWCLKPCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_LOGGERPCFG_IOSEL_W 5U |
| #define IOMUX_LOGGERPCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_LOGGERPCFG_IOSEL_S 0U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_LOGGERPCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO10PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO10PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO10PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO10PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO11PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO11PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO11PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO11PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO12PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO12PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO12PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO12PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO13PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO13PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO13PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO13PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO14PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO14PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO14PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO14PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO15PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO15PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO15PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO15PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO16PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO16PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO16PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO16PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO17PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO17PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO17PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO17PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO18PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO18PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO18PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO18PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO19PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO19PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO19PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO19PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO20PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO20PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO20PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO20PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO21PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO21PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO21PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO21PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO22PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO22PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO22PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO22PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO23PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO23PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO23PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO23PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO24PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO24PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO24PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO24PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO25PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO25PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO25PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO25PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO26PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO26PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO26PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO26PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO27PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO27PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO27PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO27PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO28PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO28PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO28PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO28PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO29PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO29PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO29PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO29PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO30PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO30PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO30PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO30PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO31PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO31PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO31PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO31PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO32PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO32PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO32PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO32PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO33PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO33PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO33PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO33PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO34PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO34PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO34PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO34PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO35PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO35PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO35PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO35PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO36PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO36PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO36PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO36PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO37PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO37PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO37PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO37PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO38PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO38PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO38PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO38PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO39PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO39PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO39PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO39PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO40PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO40PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO40PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO40PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO41PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO41PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO41PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO41PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO42PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO42PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO42PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO42PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO43PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO43PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO43PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO43PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO44PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO44PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO44PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO44PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_PROCCOMP_PROGIONVAL_W 3U |
| #define IOMUX_PROCCOMP_PROGIONVAL_M 0x00000007U |
| #define IOMUX_PROCCOMP_PROGIONVAL_S 0U |
| #define IOMUX_PROCCOMP_PROGIONOVR 0x00000008U |
| #define IOMUX_PROCCOMP_PROGIONOVR_M 0x00000008U |
| #define IOMUX_PROCCOMP_PROGIONOVR_S 3U |
| #define IOMUX_PROCCOMP_PROGIONOVR_DISABLE 0x00000000U |
| #define IOMUX_PROCCOMP_PROGIONOVR_ENABLE 0x00000008U |
| #define IOMUX_PROCCOMP_PROGIOPVAL_W 3U |
| #define IOMUX_PROCCOMP_PROGIOPVAL_M 0x00000070U |
| #define IOMUX_PROCCOMP_PROGIOPVAL_S 4U |
| #define IOMUX_PROCCOMP_PROGIOPOVR 0x00000080U |
| #define IOMUX_PROCCOMP_PROGIOPOVR_M 0x00000080U |
| #define IOMUX_PROCCOMP_PROGIOPOVR_S 7U |
| #define IOMUX_PROCCOMP_PROGIOPOVR_DISABLE 0x00000000U |
| #define IOMUX_PROCCOMP_PROGIOPOVR_ENABLE 0x00000080U |
| #define IOMUX_PROCCOMP_FUSEPROGION_W 3U |
| #define IOMUX_PROCCOMP_FUSEPROGION_M 0x00000700U |
| #define IOMUX_PROCCOMP_FUSEPROGION_S 8U |
| #define IOMUX_PROCCOMP_FUSEPROGIOP_W 3U |
| #define IOMUX_PROCCOMP_FUSEPROGIOP_M 0x00007000U |
| #define IOMUX_PROCCOMP_FUSEPROGIOP_S 12U |
| #define IOMUX_GPIO45PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO45PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO45PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO45PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO46PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO46PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO46PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO46PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO47PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO47PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO47PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO47PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO48PCFG_IOSEL_W 5U |
| #define IOMUX_GPIO48PCFG_IOSEL_M 0x0000001FU |
| #define IOMUX_GPIO48PCFG_IOSEL_S 0U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_0 0x00000000U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_1 0x00000001U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_2 0x00000002U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_3 0x00000003U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_4 0x00000004U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_5 0x00000005U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_6 0x00000006U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_7 0x00000007U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_8 0x00000008U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_9 0x00000009U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_10 0x0000000AU |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_11 0x0000000BU |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_12 0x0000000CU |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_13 0x0000000DU |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_14 0x0000000EU |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_15 0x0000000FU |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_16 0x00000010U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_17 0x00000011U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_18 0x00000012U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_19 0x00000013U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_20 0x00000014U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_21 0x00000015U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_22 0x00000016U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_23 0x00000017U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_24 0x00000018U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_25 0x00000019U |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_26 0x0000001AU |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_27 0x0000001BU |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_28 0x0000001CU |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_29 0x0000001DU |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_30 0x0000001EU |
| #define IOMUX_GPIO48PCFG_IOSEL_SEL_31 0x0000001FU |
| #define IOMUX_GPIO45CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO45CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO45CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO45CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO45CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO45CFG_IE 0x00000800U |
| #define IOMUX_GPIO45CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO45CFG_IE_S 11U |
| #define IOMUX_GPIO45CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO45CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO45CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO45CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO45CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO45CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO45CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO45CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO45CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO45CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO45CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO45CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO45CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO45CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO45CFG_IOSTR_S 14U |
| #define IOMUX_GPIO45CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO45CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO45PCTL_CTL_W 2U |
| #define IOMUX_GPIO45PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO45PCTL_CTL_S 0U |
| #define IOMUX_GPIO45PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO45PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO45PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO45PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO45PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO45PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO45PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO45PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO45PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO45PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO45PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO45PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO45PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO45PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO45CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO45CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO45CTL_PADVAL_S 0U |
| #define IOMUX_GPIO45CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO45CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO45CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO45CTL_OUT 0x00000100U |
| #define IOMUX_GPIO45CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO45CTL_OUT_S 8U |
| #define IOMUX_GPIO45CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO45CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO45CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO45CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO45CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO45CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO45CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO45ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO45ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO45ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO45ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO45ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO45ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO45ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO45ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO45ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO45ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO45ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO45ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO45ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO45ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO45ECTL_CLR_S 3U |
| #define IOMUX_GPIO45ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO45ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO46CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO46CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO46CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO46CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO46CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO46CFG_IE 0x00000800U |
| #define IOMUX_GPIO46CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO46CFG_IE_S 11U |
| #define IOMUX_GPIO46CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO46CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO46CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO46CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO46CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO46CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO46CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO46CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO46CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO46CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO46CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO46CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO46CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO46CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO46CFG_IOSTR_S 14U |
| #define IOMUX_GPIO46CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO46CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO46PCTL_CTL_W 2U |
| #define IOMUX_GPIO46PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO46PCTL_CTL_S 0U |
| #define IOMUX_GPIO46PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO46PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO46PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO46PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO46PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO46PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO46PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO46PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO46PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO46PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO46PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO46PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO46PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO46PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO46CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO46CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO46CTL_PADVAL_S 0U |
| #define IOMUX_GPIO46CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO46CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO46CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO46CTL_OUT 0x00000100U |
| #define IOMUX_GPIO46CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO46CTL_OUT_S 8U |
| #define IOMUX_GPIO46CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO46CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO46CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO46CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO46CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO46CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO46CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO46ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO46ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO46ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO46ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO46ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO46ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO46ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO46ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO46ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO46ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO46ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO46ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO46ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO46ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO46ECTL_CLR_S 3U |
| #define IOMUX_GPIO46ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO46ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO47CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO47CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO47CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO47CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO47CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO47CFG_IE 0x00000800U |
| #define IOMUX_GPIO47CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO47CFG_IE_S 11U |
| #define IOMUX_GPIO47CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO47CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO47CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO47CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO47CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO47CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO47CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO47CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO47CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO47CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO47CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO47CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO47CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO47CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO47CFG_IOSTR_S 14U |
| #define IOMUX_GPIO47CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO47CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO47PCTL_CTL_W 2U |
| #define IOMUX_GPIO47PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO47PCTL_CTL_S 0U |
| #define IOMUX_GPIO47PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO47PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO47PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO47PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO47PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO47PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO47PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO47PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO47PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO47PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO47PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO47PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO47PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO47PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO47CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO47CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO47CTL_PADVAL_S 0U |
| #define IOMUX_GPIO47CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO47CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO47CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO47CTL_OUT 0x00000100U |
| #define IOMUX_GPIO47CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO47CTL_OUT_S 8U |
| #define IOMUX_GPIO47CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO47CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO47CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO47CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO47CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO47CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO47CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO47ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO47ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO47ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO47ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO47ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO47ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO47ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO47ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO47ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO47ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO47ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO47ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO47ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO47ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO47ECTL_CLR_S 3U |
| #define IOMUX_GPIO47ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO47ECTL_CLR_CLEAR 0x00000008U |
| #define IOMUX_GPIO48CFG_OUTDISVAL 0x00000040U |
| #define IOMUX_GPIO48CFG_OUTDISVAL_M 0x00000040U |
| #define IOMUX_GPIO48CFG_OUTDISVAL_S 6U |
| #define IOMUX_GPIO48CFG_OUTDISVAL_ENABLED 0x00000000U |
| #define IOMUX_GPIO48CFG_OUTDISVAL_DISABLED 0x00000040U |
| #define IOMUX_GPIO48CFG_IE 0x00000800U |
| #define IOMUX_GPIO48CFG_IE_M 0x00000800U |
| #define IOMUX_GPIO48CFG_IE_S 11U |
| #define IOMUX_GPIO48CFG_IE_DISABLE 0x00000000U |
| #define IOMUX_GPIO48CFG_IE_ENABLE 0x00000800U |
| #define IOMUX_GPIO48CFG_OUTDIS 0x00001000U |
| #define IOMUX_GPIO48CFG_OUTDIS_M 0x00001000U |
| #define IOMUX_GPIO48CFG_OUTDIS_S 12U |
| #define IOMUX_GPIO48CFG_OUTDIS_DISABLE 0x00001000U |
| #define IOMUX_GPIO48CFG_OUTDIS_ENABLE 0x00000000U |
| #define IOMUX_GPIO48CFG_OUTDISOVREN 0x00002000U |
| #define IOMUX_GPIO48CFG_OUTDISOVREN_M 0x00002000U |
| #define IOMUX_GPIO48CFG_OUTDISOVREN_S 13U |
| #define IOMUX_GPIO48CFG_OUTDISOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO48CFG_OUTDISOVREN_ENABLE 0x00002000U |
| #define IOMUX_GPIO48CFG_IOSTR 0x00004000U |
| #define IOMUX_GPIO48CFG_IOSTR_M 0x00004000U |
| #define IOMUX_GPIO48CFG_IOSTR_S 14U |
| #define IOMUX_GPIO48CFG_IOSTR_LOW 0x00000000U |
| #define IOMUX_GPIO48CFG_IOSTR_HIGH 0x00004000U |
| #define IOMUX_GPIO48PCTL_CTL_W 2U |
| #define IOMUX_GPIO48PCTL_CTL_M 0x00000003U |
| #define IOMUX_GPIO48PCTL_CTL_S 0U |
| #define IOMUX_GPIO48PCTL_CTL_IPCTRL 0x00000000U |
| #define IOMUX_GPIO48PCTL_CTL_DOWN 0x00000002U |
| #define IOMUX_GPIO48PCTL_CTL_UP 0x00000001U |
| #define IOMUX_GPIO48PCTL_CTL_DISABLE 0x00000003U |
| #define IOMUX_GPIO48PCTL_PULLUPSTA 0x00000100U |
| #define IOMUX_GPIO48PCTL_PULLUPSTA_M 0x00000100U |
| #define IOMUX_GPIO48PCTL_PULLUPSTA_S 8U |
| #define IOMUX_GPIO48PCTL_PULLUPSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO48PCTL_PULLUPSTA_ENABLED 0x00000100U |
| #define IOMUX_GPIO48PCTL_PULLDWNSTA 0x00000200U |
| #define IOMUX_GPIO48PCTL_PULLDWNSTA_M 0x00000200U |
| #define IOMUX_GPIO48PCTL_PULLDWNSTA_S 9U |
| #define IOMUX_GPIO48PCTL_PULLDWNSTA_DISABLED 0x00000000U |
| #define IOMUX_GPIO48PCTL_PULLDWNSTA_ENABLED 0x00000200U |
| #define IOMUX_GPIO48CTL_PADVAL 0x00000001U |
| #define IOMUX_GPIO48CTL_PADVAL_M 0x00000001U |
| #define IOMUX_GPIO48CTL_PADVAL_S 0U |
| #define IOMUX_GPIO48CTL_PADVALSYNC 0x00000002U |
| #define IOMUX_GPIO48CTL_PADVALSYNC_M 0x00000002U |
| #define IOMUX_GPIO48CTL_PADVALSYNC_S 1U |
| #define IOMUX_GPIO48CTL_OUT 0x00000100U |
| #define IOMUX_GPIO48CTL_OUT_M 0x00000100U |
| #define IOMUX_GPIO48CTL_OUT_S 8U |
| #define IOMUX_GPIO48CTL_OUT_LOW 0x00000000U |
| #define IOMUX_GPIO48CTL_OUT_HIGH 0x00000100U |
| #define IOMUX_GPIO48CTL_OUTOVREN 0x00000200U |
| #define IOMUX_GPIO48CTL_OUTOVREN_M 0x00000200U |
| #define IOMUX_GPIO48CTL_OUTOVREN_S 9U |
| #define IOMUX_GPIO48CTL_OUTOVREN_DISABLE 0x00000000U |
| #define IOMUX_GPIO48CTL_OUTOVREN_ENABLE 0x00000200U |
| #define IOMUX_GPIO48ECTL_EVTDETCFG_W 2U |
| #define IOMUX_GPIO48ECTL_EVTDETCFG_M 0x00000003U |
| #define IOMUX_GPIO48ECTL_EVTDETCFG_S 0U |
| #define IOMUX_GPIO48ECTL_EVTDETCFG_MASK 0x00000000U |
| #define IOMUX_GPIO48ECTL_EVTDETCFG_POS_EDGE 0x00000001U |
| #define IOMUX_GPIO48ECTL_EVTDETCFG_NEG_EDGE 0x00000002U |
| #define IOMUX_GPIO48ECTL_EVTDETCFG_LEVEL 0x00000003U |
| #define IOMUX_GPIO48ECTL_TRGLVL 0x00000004U |
| #define IOMUX_GPIO48ECTL_TRGLVL_M 0x00000004U |
| #define IOMUX_GPIO48ECTL_TRGLVL_S 2U |
| #define IOMUX_GPIO48ECTL_TRGLVL_HIGH 0x00000000U |
| #define IOMUX_GPIO48ECTL_TRGLVL_LOW 0x00000004U |
| #define IOMUX_GPIO48ECTL_CLR 0x00000008U |
| #define IOMUX_GPIO48ECTL_CLR_M 0x00000008U |
| #define IOMUX_GPIO48ECTL_CLR_S 3U |
| #define IOMUX_GPIO48ECTL_CLR_NOEFF 0x00000000U |
| #define IOMUX_GPIO48ECTL_CLR_CLEAR 0x00000008U |