CC23x0R5DriverLibrary
Macros
hw_clkctl.h File Reference
This graph shows which files directly or indirectly include this file:

Go to the source code of this file.

Macros

#define CLKCTL_O_DESC   0x00000000U
 
#define CLKCTL_O_DESCEX0   0x00000004U
 
#define CLKCTL_O_DESCEX1   0x00000008U
 
#define CLKCTL_O_CLKCFG0   0x0000000CU
 
#define CLKCTL_O_CLKCFG1   0x00000010U
 
#define CLKCTL_O_CLKENSET0   0x00000014U
 
#define CLKCTL_O_CLKENSET1   0x00000018U
 
#define CLKCTL_O_CLKENCLR0   0x00000020U
 
#define CLKCTL_O_CLKENCLR1   0x00000024U
 
#define CLKCTL_O_STBYPTR   0x0000003CU
 
#define CLKCTL_O_IDLECFG   0x00000048U
 
#define CLKCTL_DESC_MODID_W   16U
 
#define CLKCTL_DESC_MODID_M   0xFFFF0000U
 
#define CLKCTL_DESC_MODID_S   16U
 
#define CLKCTL_DESC_STDIPOFF_W   4U
 
#define CLKCTL_DESC_STDIPOFF_M   0x0000F000U
 
#define CLKCTL_DESC_STDIPOFF_S   12U
 
#define CLKCTL_DESC_INSTIDX_W   4U
 
#define CLKCTL_DESC_INSTIDX_M   0x00000F00U
 
#define CLKCTL_DESC_INSTIDX_S   8U
 
#define CLKCTL_DESC_MAJREV_W   4U
 
#define CLKCTL_DESC_MAJREV_M   0x000000F0U
 
#define CLKCTL_DESC_MAJREV_S   4U
 
#define CLKCTL_DESC_MINREV_W   4U
 
#define CLKCTL_DESC_MINREV_M   0x0000000FU
 
#define CLKCTL_DESC_MINREV_S   0U
 
#define CLKCTL_DESCEX0_LGPT3   0x40000000U
 
#define CLKCTL_DESCEX0_LGPT3_M   0x40000000U
 
#define CLKCTL_DESCEX0_LGPT3_S   30U
 
#define CLKCTL_DESCEX0_LGPT3_IP_AVAIL   0x40000000U
 
#define CLKCTL_DESCEX0_LGPT3_IP_UNAVAIL   0x00000000U
 
#define CLKCTL_DESCEX0_LGPT2   0x20000000U
 
#define CLKCTL_DESCEX0_LGPT2_M   0x20000000U
 
#define CLKCTL_DESCEX0_LGPT2_S   29U
 
#define CLKCTL_DESCEX0_LGPT2_IP_AVAIL   0x20000000U
 
#define CLKCTL_DESCEX0_LGPT2_IP_UNAVAIL   0x00000000U
 
#define CLKCTL_DESCEX0_LGPT1   0x10000000U
 
#define CLKCTL_DESCEX0_LGPT1_M   0x10000000U
 
#define CLKCTL_DESCEX0_LGPT1_S   28U
 
#define CLKCTL_DESCEX0_LGPT1_IP_AVAIL   0x10000000U
 
#define CLKCTL_DESCEX0_LGPT1_IP_UNAVAIL   0x00000000U
 
#define CLKCTL_DESCEX0_LGPT0   0x08000000U
 
#define CLKCTL_DESCEX0_LGPT0_M   0x08000000U
 
#define CLKCTL_DESCEX0_LGPT0_S   27U
 
#define CLKCTL_DESCEX0_LGPT0_IP_AVAIL   0x08000000U
 
#define CLKCTL_DESCEX0_LGPT0_IP_UNAVAIL   0x00000000U
 
#define CLKCTL_DESCEX0_DMA   0x00020000U
 
#define CLKCTL_DESCEX0_DMA_M   0x00020000U
 
#define CLKCTL_DESCEX0_DMA_S   17U
 
#define CLKCTL_DESCEX0_DMA_IP_AVAIL   0x00020000U
 
#define CLKCTL_DESCEX0_DMA_IP_UNAVAIL   0x00000000U
 
#define CLKCTL_DESCEX0_LAES   0x00010000U
 
#define CLKCTL_DESCEX0_LAES_M   0x00010000U
 
#define CLKCTL_DESCEX0_LAES_S   16U
 
#define CLKCTL_DESCEX0_LAES_IP_AVAIL   0x00010000U
 
#define CLKCTL_DESCEX0_LAES_IP_UNAVAIL   0x00000000U
 
#define CLKCTL_DESCEX0_ADC0   0x00004000U
 
#define CLKCTL_DESCEX0_ADC0_M   0x00004000U
 
#define CLKCTL_DESCEX0_ADC0_S   14U
 
#define CLKCTL_DESCEX0_ADC0_IP_AVAIL   0x00004000U
 
#define CLKCTL_DESCEX0_ADC0_IP_UNAVAIL   0x00000000U
 
#define CLKCTL_DESCEX0_SPI0   0x00000400U
 
#define CLKCTL_DESCEX0_SPI0_M   0x00000400U
 
#define CLKCTL_DESCEX0_SPI0_S   10U
 
#define CLKCTL_DESCEX0_SPI0_IP_AVAIL   0x00000400U
 
#define CLKCTL_DESCEX0_SPI0_IP_UNAVAIL   0x00000000U
 
#define CLKCTL_DESCEX0_I2C0   0x00000040U
 
#define CLKCTL_DESCEX0_I2C0_M   0x00000040U
 
#define CLKCTL_DESCEX0_I2C0_S   6U
 
#define CLKCTL_DESCEX0_I2C0_IP_AVAIL   0x00000040U
 
#define CLKCTL_DESCEX0_I2C0_IP_UNAVAIL   0x00000000U
 
#define CLKCTL_DESCEX0_UART0   0x00000004U
 
#define CLKCTL_DESCEX0_UART0_M   0x00000004U
 
#define CLKCTL_DESCEX0_UART0_S   2U
 
#define CLKCTL_DESCEX0_UART0_IP_AVAIL   0x00000004U
 
#define CLKCTL_DESCEX0_UART0_IP_UNAVAIL   0x00000000U
 
#define CLKCTL_DESCEX0_LRFD   0x00000002U
 
#define CLKCTL_DESCEX0_LRFD_M   0x00000002U
 
#define CLKCTL_DESCEX0_LRFD_S   1U
 
#define CLKCTL_DESCEX0_LRFD_IP_AVAIL   0x00000002U
 
#define CLKCTL_DESCEX0_LRFD_IP_UNAVAIL   0x00000000U
 
#define CLKCTL_DESCEX0_GPIO   0x00000001U
 
#define CLKCTL_DESCEX0_GPIO_M   0x00000001U
 
#define CLKCTL_DESCEX0_GPIO_S   0U
 
#define CLKCTL_DESCEX0_GPIO_IP_AVAIL   0x00000001U
 
#define CLKCTL_DESCEX0_GPIO_IP_UNAVAIL   0x00000000U
 
#define CLKCTL_DESCEX1_FLASHSZ_W   2U
 
#define CLKCTL_DESCEX1_FLASHSZ_M   0xC0000000U
 
#define CLKCTL_DESCEX1_FLASHSZ_S   30U
 
#define CLKCTL_DESCEX1_FLASHSZ_SZ3   0xC0000000U
 
#define CLKCTL_DESCEX1_FLASHSZ_SZ2   0x80000000U
 
#define CLKCTL_DESCEX1_FLASHSZ_SZ1   0x40000000U
 
#define CLKCTL_DESCEX1_FLASHSZ_SZ0   0x00000000U
 
#define CLKCTL_DESCEX1_SRAMSZ_W   2U
 
#define CLKCTL_DESCEX1_SRAMSZ_M   0x30000000U
 
#define CLKCTL_DESCEX1_SRAMSZ_S   28U
 
#define CLKCTL_DESCEX1_SRAMSZ_SZ3   0x30000000U
 
#define CLKCTL_DESCEX1_SRAMSZ_SZ2   0x20000000U
 
#define CLKCTL_DESCEX1_SRAMSZ_SZ1   0x10000000U
 
#define CLKCTL_DESCEX1_SRAMSZ_SZ0   0x00000000U
 
#define CLKCTL_DESCEX1_ROPT_W   8U
 
#define CLKCTL_DESCEX1_ROPT_M   0x0000FF00U
 
#define CLKCTL_DESCEX1_ROPT_S   8U
 
#define CLKCTL_DESCEX1_ROPT_MAX   0x0000FF00U
 
#define CLKCTL_CLKCFG0_LGPT3   0x40000000U
 
#define CLKCTL_CLKCFG0_LGPT3_M   0x40000000U
 
#define CLKCTL_CLKCFG0_LGPT3_S   30U
 
#define CLKCTL_CLKCFG0_LGPT3_CLK_EN   0x40000000U
 
#define CLKCTL_CLKCFG0_LGPT3_CLK_DIS   0x00000000U
 
#define CLKCTL_CLKCFG0_LGPT2   0x20000000U
 
#define CLKCTL_CLKCFG0_LGPT2_M   0x20000000U
 
#define CLKCTL_CLKCFG0_LGPT2_S   29U
 
#define CLKCTL_CLKCFG0_LGPT2_CLK_EN   0x20000000U
 
#define CLKCTL_CLKCFG0_LGPT2_CLK_DIS   0x00000000U
 
#define CLKCTL_CLKCFG0_LGPT1   0x10000000U
 
#define CLKCTL_CLKCFG0_LGPT1_M   0x10000000U
 
#define CLKCTL_CLKCFG0_LGPT1_S   28U
 
#define CLKCTL_CLKCFG0_LGPT1_CLK_EN   0x10000000U
 
#define CLKCTL_CLKCFG0_LGPT1_CLK_DIS   0x00000000U
 
#define CLKCTL_CLKCFG0_LGPT0   0x08000000U
 
#define CLKCTL_CLKCFG0_LGPT0_M   0x08000000U
 
#define CLKCTL_CLKCFG0_LGPT0_S   27U
 
#define CLKCTL_CLKCFG0_LGPT0_CLK_EN   0x08000000U
 
#define CLKCTL_CLKCFG0_LGPT0_CLK_DIS   0x00000000U
 
#define CLKCTL_CLKCFG0_DMA   0x00020000U
 
#define CLKCTL_CLKCFG0_DMA_M   0x00020000U
 
#define CLKCTL_CLKCFG0_DMA_S   17U
 
#define CLKCTL_CLKCFG0_DMA_CLK_EN   0x00020000U
 
#define CLKCTL_CLKCFG0_DMA_CLK_DIS   0x00000000U
 
#define CLKCTL_CLKCFG0_LAES   0x00010000U
 
#define CLKCTL_CLKCFG0_LAES_M   0x00010000U
 
#define CLKCTL_CLKCFG0_LAES_S   16U
 
#define CLKCTL_CLKCFG0_LAES_CLK_EN   0x00010000U
 
#define CLKCTL_CLKCFG0_LAES_CLK_DIS   0x00000000U
 
#define CLKCTL_CLKCFG0_ADC0   0x00004000U
 
#define CLKCTL_CLKCFG0_ADC0_M   0x00004000U
 
#define CLKCTL_CLKCFG0_ADC0_S   14U
 
#define CLKCTL_CLKCFG0_ADC0_CLK_EN   0x00004000U
 
#define CLKCTL_CLKCFG0_ADC0_CLK_DIS   0x00000000U
 
#define CLKCTL_CLKCFG0_SPI0   0x00000400U
 
#define CLKCTL_CLKCFG0_SPI0_M   0x00000400U
 
#define CLKCTL_CLKCFG0_SPI0_S   10U
 
#define CLKCTL_CLKCFG0_SPI0_CLK_EN   0x00000400U
 
#define CLKCTL_CLKCFG0_SPI0_CLK_DIS   0x00000000U
 
#define CLKCTL_CLKCFG0_I2C0   0x00000040U
 
#define CLKCTL_CLKCFG0_I2C0_M   0x00000040U
 
#define CLKCTL_CLKCFG0_I2C0_S   6U
 
#define CLKCTL_CLKCFG0_I2C0_CLK_EN   0x00000040U
 
#define CLKCTL_CLKCFG0_I2C0_CLK_DIS   0x00000000U
 
#define CLKCTL_CLKCFG0_UART0   0x00000004U
 
#define CLKCTL_CLKCFG0_UART0_M   0x00000004U
 
#define CLKCTL_CLKCFG0_UART0_S   2U
 
#define CLKCTL_CLKCFG0_UART0_CLK_EN   0x00000004U
 
#define CLKCTL_CLKCFG0_UART0_CLK_DIS   0x00000000U
 
#define CLKCTL_CLKCFG0_LRFD   0x00000002U
 
#define CLKCTL_CLKCFG0_LRFD_M   0x00000002U
 
#define CLKCTL_CLKCFG0_LRFD_S   1U
 
#define CLKCTL_CLKCFG0_LRFD_CLK_EN   0x00000002U
 
#define CLKCTL_CLKCFG0_LRFD_CLK_DIS   0x00000000U
 
#define CLKCTL_CLKCFG0_GPIO   0x00000001U
 
#define CLKCTL_CLKCFG0_GPIO_M   0x00000001U
 
#define CLKCTL_CLKCFG0_GPIO_S   0U
 
#define CLKCTL_CLKCFG0_GPIO_CLK_EN   0x00000001U
 
#define CLKCTL_CLKCFG0_GPIO_CLK_DIS   0x00000000U
 
#define CLKCTL_CLKENSET0_LGPT3   0x40000000U
 
#define CLKCTL_CLKENSET0_LGPT3_M   0x40000000U
 
#define CLKCTL_CLKENSET0_LGPT3_S   30U
 
#define CLKCTL_CLKENSET0_LGPT3_CLK_SET   0x40000000U
 
#define CLKCTL_CLKENSET0_LGPT3_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENSET0_LGPT2   0x20000000U
 
#define CLKCTL_CLKENSET0_LGPT2_M   0x20000000U
 
#define CLKCTL_CLKENSET0_LGPT2_S   29U
 
#define CLKCTL_CLKENSET0_LGPT2_CLK_SET   0x20000000U
 
#define CLKCTL_CLKENSET0_LGPT2_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENSET0_LGPT1   0x10000000U
 
#define CLKCTL_CLKENSET0_LGPT1_M   0x10000000U
 
#define CLKCTL_CLKENSET0_LGPT1_S   28U
 
#define CLKCTL_CLKENSET0_LGPT1_CLK_SET   0x10000000U
 
#define CLKCTL_CLKENSET0_LGPT1_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENSET0_LGPT0   0x08000000U
 
#define CLKCTL_CLKENSET0_LGPT0_M   0x08000000U
 
#define CLKCTL_CLKENSET0_LGPT0_S   27U
 
#define CLKCTL_CLKENSET0_LGPT0_CLK_SET   0x08000000U
 
#define CLKCTL_CLKENSET0_LGPT0_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENSET0_DMA   0x00020000U
 
#define CLKCTL_CLKENSET0_DMA_M   0x00020000U
 
#define CLKCTL_CLKENSET0_DMA_S   17U
 
#define CLKCTL_CLKENSET0_DMA_CLK_SET   0x00020000U
 
#define CLKCTL_CLKENSET0_DMA_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENSET0_LAES   0x00010000U
 
#define CLKCTL_CLKENSET0_LAES_M   0x00010000U
 
#define CLKCTL_CLKENSET0_LAES_S   16U
 
#define CLKCTL_CLKENSET0_LAES_CLK_SET   0x00010000U
 
#define CLKCTL_CLKENSET0_LAES_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENSET0_ADC0   0x00004000U
 
#define CLKCTL_CLKENSET0_ADC0_M   0x00004000U
 
#define CLKCTL_CLKENSET0_ADC0_S   14U
 
#define CLKCTL_CLKENSET0_ADC0_CLK_SET   0x00004000U
 
#define CLKCTL_CLKENSET0_ADC0_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENSET0_SPI0   0x00000400U
 
#define CLKCTL_CLKENSET0_SPI0_M   0x00000400U
 
#define CLKCTL_CLKENSET0_SPI0_S   10U
 
#define CLKCTL_CLKENSET0_SPI0_CLK_SET   0x00000400U
 
#define CLKCTL_CLKENSET0_SPI0_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENSET0_I2C0   0x00000040U
 
#define CLKCTL_CLKENSET0_I2C0_M   0x00000040U
 
#define CLKCTL_CLKENSET0_I2C0_S   6U
 
#define CLKCTL_CLKENSET0_I2C0_CLK_SET   0x00000040U
 
#define CLKCTL_CLKENSET0_I2C0_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENSET0_UART0   0x00000004U
 
#define CLKCTL_CLKENSET0_UART0_M   0x00000004U
 
#define CLKCTL_CLKENSET0_UART0_S   2U
 
#define CLKCTL_CLKENSET0_UART0_CLK_SET   0x00000004U
 
#define CLKCTL_CLKENSET0_UART0_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENSET0_LRFD   0x00000002U
 
#define CLKCTL_CLKENSET0_LRFD_M   0x00000002U
 
#define CLKCTL_CLKENSET0_LRFD_S   1U
 
#define CLKCTL_CLKENSET0_LRFD_CLK_SET   0x00000002U
 
#define CLKCTL_CLKENSET0_LRFD_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENSET0_GPIO   0x00000001U
 
#define CLKCTL_CLKENSET0_GPIO_M   0x00000001U
 
#define CLKCTL_CLKENSET0_GPIO_S   0U
 
#define CLKCTL_CLKENSET0_GPIO_CLK_SET   0x00000001U
 
#define CLKCTL_CLKENSET0_GPIO_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENCLR0_LGPT3   0x40000000U
 
#define CLKCTL_CLKENCLR0_LGPT3_M   0x40000000U
 
#define CLKCTL_CLKENCLR0_LGPT3_S   30U
 
#define CLKCTL_CLKENCLR0_LGPT3_CLK_CLR   0x40000000U
 
#define CLKCTL_CLKENCLR0_LGPT3_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENCLR0_LGPT2   0x20000000U
 
#define CLKCTL_CLKENCLR0_LGPT2_M   0x20000000U
 
#define CLKCTL_CLKENCLR0_LGPT2_S   29U
 
#define CLKCTL_CLKENCLR0_LGPT2_CLK_CLR   0x20000000U
 
#define CLKCTL_CLKENCLR0_LGPT2_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENCLR0_LGPT1   0x10000000U
 
#define CLKCTL_CLKENCLR0_LGPT1_M   0x10000000U
 
#define CLKCTL_CLKENCLR0_LGPT1_S   28U
 
#define CLKCTL_CLKENCLR0_LGPT1_CLK_CLR   0x10000000U
 
#define CLKCTL_CLKENCLR0_LGPT1_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENCLR0_LGPT0   0x08000000U
 
#define CLKCTL_CLKENCLR0_LGPT0_M   0x08000000U
 
#define CLKCTL_CLKENCLR0_LGPT0_S   27U
 
#define CLKCTL_CLKENCLR0_LGPT0_CLK_CLR   0x08000000U
 
#define CLKCTL_CLKENCLR0_LGPT0_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENCLR0_DMA   0x00020000U
 
#define CLKCTL_CLKENCLR0_DMA_M   0x00020000U
 
#define CLKCTL_CLKENCLR0_DMA_S   17U
 
#define CLKCTL_CLKENCLR0_DMA_CLK_CLR   0x00020000U
 
#define CLKCTL_CLKENCLR0_DMA_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENCLR0_LAES   0x00010000U
 
#define CLKCTL_CLKENCLR0_LAES_M   0x00010000U
 
#define CLKCTL_CLKENCLR0_LAES_S   16U
 
#define CLKCTL_CLKENCLR0_LAES_CLK_CLR   0x00010000U
 
#define CLKCTL_CLKENCLR0_LAES_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENCLR0_ADC0   0x00004000U
 
#define CLKCTL_CLKENCLR0_ADC0_M   0x00004000U
 
#define CLKCTL_CLKENCLR0_ADC0_S   14U
 
#define CLKCTL_CLKENCLR0_ADC0_CLK_CLR   0x00004000U
 
#define CLKCTL_CLKENCLR0_ADC0_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENCLR0_SPI0   0x00000400U
 
#define CLKCTL_CLKENCLR0_SPI0_M   0x00000400U
 
#define CLKCTL_CLKENCLR0_SPI0_S   10U
 
#define CLKCTL_CLKENCLR0_SPI0_CLK_CLR   0x00000400U
 
#define CLKCTL_CLKENCLR0_SPI0_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENCLR0_I2C0   0x00000040U
 
#define CLKCTL_CLKENCLR0_I2C0_M   0x00000040U
 
#define CLKCTL_CLKENCLR0_I2C0_S   6U
 
#define CLKCTL_CLKENCLR0_I2C0_CLK_CLR   0x00000040U
 
#define CLKCTL_CLKENCLR0_I2C0_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENCLR0_UART0   0x00000004U
 
#define CLKCTL_CLKENCLR0_UART0_M   0x00000004U
 
#define CLKCTL_CLKENCLR0_UART0_S   2U
 
#define CLKCTL_CLKENCLR0_UART0_CLK_CLR   0x00000004U
 
#define CLKCTL_CLKENCLR0_UART0_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENCLR0_LRFD   0x00000002U
 
#define CLKCTL_CLKENCLR0_LRFD_M   0x00000002U
 
#define CLKCTL_CLKENCLR0_LRFD_S   1U
 
#define CLKCTL_CLKENCLR0_LRFD_CLK_CLR   0x00000002U
 
#define CLKCTL_CLKENCLR0_LRFD_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_CLKENCLR0_GPIO   0x00000001U
 
#define CLKCTL_CLKENCLR0_GPIO_M   0x00000001U
 
#define CLKCTL_CLKENCLR0_GPIO_S   0U
 
#define CLKCTL_CLKENCLR0_GPIO_CLK_CLR   0x00000001U
 
#define CLKCTL_CLKENCLR0_GPIO_CLK_UNCHGD   0x00000000U
 
#define CLKCTL_STBYPTR_VAL_W   32U
 
#define CLKCTL_STBYPTR_VAL_M   0xFFFFFFFFU
 
#define CLKCTL_STBYPTR_VAL_S   0U
 
#define CLKCTL_STBYPTR_VAL_MIN   0x00000000U
 
#define CLKCTL_IDLECFG_MODE   0x00000001U
 
#define CLKCTL_IDLECFG_MODE_M   0x00000001U
 
#define CLKCTL_IDLECFG_MODE_S   0U
 
#define CLKCTL_IDLECFG_MODE_LDO_OFF   0x00000001U
 
#define CLKCTL_IDLECFG_MODE_LDO_ON   0x00000000U
 

Macro Definition Documentation

§ CLKCTL_O_DESC

#define CLKCTL_O_DESC   0x00000000U

§ CLKCTL_O_DESCEX0

#define CLKCTL_O_DESCEX0   0x00000004U

§ CLKCTL_O_DESCEX1

#define CLKCTL_O_DESCEX1   0x00000008U

§ CLKCTL_O_CLKCFG0

#define CLKCTL_O_CLKCFG0   0x0000000CU

§ CLKCTL_O_CLKCFG1

#define CLKCTL_O_CLKCFG1   0x00000010U

§ CLKCTL_O_CLKENSET0

#define CLKCTL_O_CLKENSET0   0x00000014U

Referenced by enableADC(), and LRFDApplyClockDependencies().

§ CLKCTL_O_CLKENSET1

#define CLKCTL_O_CLKENSET1   0x00000018U

§ CLKCTL_O_CLKENCLR0

#define CLKCTL_O_CLKENCLR0   0x00000020U

Referenced by LRFDApplyClockDependencies(), and TempDiodeGetTemp().

§ CLKCTL_O_CLKENCLR1

#define CLKCTL_O_CLKENCLR1   0x00000024U

§ CLKCTL_O_STBYPTR

#define CLKCTL_O_STBYPTR   0x0000003CU

§ CLKCTL_O_IDLECFG

#define CLKCTL_O_IDLECFG   0x00000048U

§ CLKCTL_DESC_MODID_W

#define CLKCTL_DESC_MODID_W   16U

§ CLKCTL_DESC_MODID_M

#define CLKCTL_DESC_MODID_M   0xFFFF0000U

§ CLKCTL_DESC_MODID_S

#define CLKCTL_DESC_MODID_S   16U

§ CLKCTL_DESC_STDIPOFF_W

#define CLKCTL_DESC_STDIPOFF_W   4U

§ CLKCTL_DESC_STDIPOFF_M

#define CLKCTL_DESC_STDIPOFF_M   0x0000F000U

§ CLKCTL_DESC_STDIPOFF_S

#define CLKCTL_DESC_STDIPOFF_S   12U

§ CLKCTL_DESC_INSTIDX_W

#define CLKCTL_DESC_INSTIDX_W   4U

§ CLKCTL_DESC_INSTIDX_M

#define CLKCTL_DESC_INSTIDX_M   0x00000F00U

§ CLKCTL_DESC_INSTIDX_S

#define CLKCTL_DESC_INSTIDX_S   8U

§ CLKCTL_DESC_MAJREV_W

#define CLKCTL_DESC_MAJREV_W   4U

§ CLKCTL_DESC_MAJREV_M

#define CLKCTL_DESC_MAJREV_M   0x000000F0U

§ CLKCTL_DESC_MAJREV_S

#define CLKCTL_DESC_MAJREV_S   4U

§ CLKCTL_DESC_MINREV_W

#define CLKCTL_DESC_MINREV_W   4U

§ CLKCTL_DESC_MINREV_M

#define CLKCTL_DESC_MINREV_M   0x0000000FU

§ CLKCTL_DESC_MINREV_S

#define CLKCTL_DESC_MINREV_S   0U

§ CLKCTL_DESCEX0_LGPT3

#define CLKCTL_DESCEX0_LGPT3   0x40000000U

§ CLKCTL_DESCEX0_LGPT3_M

#define CLKCTL_DESCEX0_LGPT3_M   0x40000000U

§ CLKCTL_DESCEX0_LGPT3_S

#define CLKCTL_DESCEX0_LGPT3_S   30U

§ CLKCTL_DESCEX0_LGPT3_IP_AVAIL

#define CLKCTL_DESCEX0_LGPT3_IP_AVAIL   0x40000000U

§ CLKCTL_DESCEX0_LGPT3_IP_UNAVAIL

#define CLKCTL_DESCEX0_LGPT3_IP_UNAVAIL   0x00000000U

§ CLKCTL_DESCEX0_LGPT2

#define CLKCTL_DESCEX0_LGPT2   0x20000000U

§ CLKCTL_DESCEX0_LGPT2_M

#define CLKCTL_DESCEX0_LGPT2_M   0x20000000U

§ CLKCTL_DESCEX0_LGPT2_S

#define CLKCTL_DESCEX0_LGPT2_S   29U

§ CLKCTL_DESCEX0_LGPT2_IP_AVAIL

#define CLKCTL_DESCEX0_LGPT2_IP_AVAIL   0x20000000U

§ CLKCTL_DESCEX0_LGPT2_IP_UNAVAIL

#define CLKCTL_DESCEX0_LGPT2_IP_UNAVAIL   0x00000000U

§ CLKCTL_DESCEX0_LGPT1

#define CLKCTL_DESCEX0_LGPT1   0x10000000U

§ CLKCTL_DESCEX0_LGPT1_M

#define CLKCTL_DESCEX0_LGPT1_M   0x10000000U

§ CLKCTL_DESCEX0_LGPT1_S

#define CLKCTL_DESCEX0_LGPT1_S   28U

§ CLKCTL_DESCEX0_LGPT1_IP_AVAIL

#define CLKCTL_DESCEX0_LGPT1_IP_AVAIL   0x10000000U

§ CLKCTL_DESCEX0_LGPT1_IP_UNAVAIL

#define CLKCTL_DESCEX0_LGPT1_IP_UNAVAIL   0x00000000U

§ CLKCTL_DESCEX0_LGPT0

#define CLKCTL_DESCEX0_LGPT0   0x08000000U

§ CLKCTL_DESCEX0_LGPT0_M

#define CLKCTL_DESCEX0_LGPT0_M   0x08000000U

§ CLKCTL_DESCEX0_LGPT0_S

#define CLKCTL_DESCEX0_LGPT0_S   27U

§ CLKCTL_DESCEX0_LGPT0_IP_AVAIL

#define CLKCTL_DESCEX0_LGPT0_IP_AVAIL   0x08000000U

§ CLKCTL_DESCEX0_LGPT0_IP_UNAVAIL

#define CLKCTL_DESCEX0_LGPT0_IP_UNAVAIL   0x00000000U

§ CLKCTL_DESCEX0_DMA

#define CLKCTL_DESCEX0_DMA   0x00020000U

§ CLKCTL_DESCEX0_DMA_M

#define CLKCTL_DESCEX0_DMA_M   0x00020000U

§ CLKCTL_DESCEX0_DMA_S

#define CLKCTL_DESCEX0_DMA_S   17U

§ CLKCTL_DESCEX0_DMA_IP_AVAIL

#define CLKCTL_DESCEX0_DMA_IP_AVAIL   0x00020000U

§ CLKCTL_DESCEX0_DMA_IP_UNAVAIL

#define CLKCTL_DESCEX0_DMA_IP_UNAVAIL   0x00000000U

§ CLKCTL_DESCEX0_LAES

#define CLKCTL_DESCEX0_LAES   0x00010000U

§ CLKCTL_DESCEX0_LAES_M

#define CLKCTL_DESCEX0_LAES_M   0x00010000U

§ CLKCTL_DESCEX0_LAES_S

#define CLKCTL_DESCEX0_LAES_S   16U

§ CLKCTL_DESCEX0_LAES_IP_AVAIL

#define CLKCTL_DESCEX0_LAES_IP_AVAIL   0x00010000U

§ CLKCTL_DESCEX0_LAES_IP_UNAVAIL

#define CLKCTL_DESCEX0_LAES_IP_UNAVAIL   0x00000000U

§ CLKCTL_DESCEX0_ADC0

#define CLKCTL_DESCEX0_ADC0   0x00004000U

§ CLKCTL_DESCEX0_ADC0_M

#define CLKCTL_DESCEX0_ADC0_M   0x00004000U

§ CLKCTL_DESCEX0_ADC0_S

#define CLKCTL_DESCEX0_ADC0_S   14U

§ CLKCTL_DESCEX0_ADC0_IP_AVAIL

#define CLKCTL_DESCEX0_ADC0_IP_AVAIL   0x00004000U

§ CLKCTL_DESCEX0_ADC0_IP_UNAVAIL

#define CLKCTL_DESCEX0_ADC0_IP_UNAVAIL   0x00000000U

§ CLKCTL_DESCEX0_SPI0

#define CLKCTL_DESCEX0_SPI0   0x00000400U

§ CLKCTL_DESCEX0_SPI0_M

#define CLKCTL_DESCEX0_SPI0_M   0x00000400U

§ CLKCTL_DESCEX0_SPI0_S

#define CLKCTL_DESCEX0_SPI0_S   10U

§ CLKCTL_DESCEX0_SPI0_IP_AVAIL

#define CLKCTL_DESCEX0_SPI0_IP_AVAIL   0x00000400U

§ CLKCTL_DESCEX0_SPI0_IP_UNAVAIL

#define CLKCTL_DESCEX0_SPI0_IP_UNAVAIL   0x00000000U

§ CLKCTL_DESCEX0_I2C0

#define CLKCTL_DESCEX0_I2C0   0x00000040U

§ CLKCTL_DESCEX0_I2C0_M

#define CLKCTL_DESCEX0_I2C0_M   0x00000040U

§ CLKCTL_DESCEX0_I2C0_S

#define CLKCTL_DESCEX0_I2C0_S   6U

§ CLKCTL_DESCEX0_I2C0_IP_AVAIL

#define CLKCTL_DESCEX0_I2C0_IP_AVAIL   0x00000040U

§ CLKCTL_DESCEX0_I2C0_IP_UNAVAIL

#define CLKCTL_DESCEX0_I2C0_IP_UNAVAIL   0x00000000U

§ CLKCTL_DESCEX0_UART0

#define CLKCTL_DESCEX0_UART0   0x00000004U

§ CLKCTL_DESCEX0_UART0_M

#define CLKCTL_DESCEX0_UART0_M   0x00000004U

§ CLKCTL_DESCEX0_UART0_S

#define CLKCTL_DESCEX0_UART0_S   2U

§ CLKCTL_DESCEX0_UART0_IP_AVAIL

#define CLKCTL_DESCEX0_UART0_IP_AVAIL   0x00000004U

§ CLKCTL_DESCEX0_UART0_IP_UNAVAIL

#define CLKCTL_DESCEX0_UART0_IP_UNAVAIL   0x00000000U

§ CLKCTL_DESCEX0_LRFD

#define CLKCTL_DESCEX0_LRFD   0x00000002U

§ CLKCTL_DESCEX0_LRFD_M

#define CLKCTL_DESCEX0_LRFD_M   0x00000002U

§ CLKCTL_DESCEX0_LRFD_S

#define CLKCTL_DESCEX0_LRFD_S   1U

§ CLKCTL_DESCEX0_LRFD_IP_AVAIL

#define CLKCTL_DESCEX0_LRFD_IP_AVAIL   0x00000002U

§ CLKCTL_DESCEX0_LRFD_IP_UNAVAIL

#define CLKCTL_DESCEX0_LRFD_IP_UNAVAIL   0x00000000U

§ CLKCTL_DESCEX0_GPIO

#define CLKCTL_DESCEX0_GPIO   0x00000001U

§ CLKCTL_DESCEX0_GPIO_M

#define CLKCTL_DESCEX0_GPIO_M   0x00000001U

§ CLKCTL_DESCEX0_GPIO_S

#define CLKCTL_DESCEX0_GPIO_S   0U

§ CLKCTL_DESCEX0_GPIO_IP_AVAIL

#define CLKCTL_DESCEX0_GPIO_IP_AVAIL   0x00000001U

§ CLKCTL_DESCEX0_GPIO_IP_UNAVAIL

#define CLKCTL_DESCEX0_GPIO_IP_UNAVAIL   0x00000000U

§ CLKCTL_DESCEX1_FLASHSZ_W

#define CLKCTL_DESCEX1_FLASHSZ_W   2U

§ CLKCTL_DESCEX1_FLASHSZ_M

#define CLKCTL_DESCEX1_FLASHSZ_M   0xC0000000U

§ CLKCTL_DESCEX1_FLASHSZ_S

#define CLKCTL_DESCEX1_FLASHSZ_S   30U

§ CLKCTL_DESCEX1_FLASHSZ_SZ3

#define CLKCTL_DESCEX1_FLASHSZ_SZ3   0xC0000000U

§ CLKCTL_DESCEX1_FLASHSZ_SZ2

#define CLKCTL_DESCEX1_FLASHSZ_SZ2   0x80000000U

§ CLKCTL_DESCEX1_FLASHSZ_SZ1

#define CLKCTL_DESCEX1_FLASHSZ_SZ1   0x40000000U

§ CLKCTL_DESCEX1_FLASHSZ_SZ0

#define CLKCTL_DESCEX1_FLASHSZ_SZ0   0x00000000U

§ CLKCTL_DESCEX1_SRAMSZ_W

#define CLKCTL_DESCEX1_SRAMSZ_W   2U

§ CLKCTL_DESCEX1_SRAMSZ_M

#define CLKCTL_DESCEX1_SRAMSZ_M   0x30000000U

§ CLKCTL_DESCEX1_SRAMSZ_S

#define CLKCTL_DESCEX1_SRAMSZ_S   28U

§ CLKCTL_DESCEX1_SRAMSZ_SZ3

#define CLKCTL_DESCEX1_SRAMSZ_SZ3   0x30000000U

§ CLKCTL_DESCEX1_SRAMSZ_SZ2

#define CLKCTL_DESCEX1_SRAMSZ_SZ2   0x20000000U

§ CLKCTL_DESCEX1_SRAMSZ_SZ1

#define CLKCTL_DESCEX1_SRAMSZ_SZ1   0x10000000U

§ CLKCTL_DESCEX1_SRAMSZ_SZ0

#define CLKCTL_DESCEX1_SRAMSZ_SZ0   0x00000000U

§ CLKCTL_DESCEX1_ROPT_W

#define CLKCTL_DESCEX1_ROPT_W   8U

§ CLKCTL_DESCEX1_ROPT_M

#define CLKCTL_DESCEX1_ROPT_M   0x0000FF00U

§ CLKCTL_DESCEX1_ROPT_S

#define CLKCTL_DESCEX1_ROPT_S   8U

§ CLKCTL_DESCEX1_ROPT_MAX

#define CLKCTL_DESCEX1_ROPT_MAX   0x0000FF00U

§ CLKCTL_CLKCFG0_LGPT3

#define CLKCTL_CLKCFG0_LGPT3   0x40000000U

§ CLKCTL_CLKCFG0_LGPT3_M

#define CLKCTL_CLKCFG0_LGPT3_M   0x40000000U

§ CLKCTL_CLKCFG0_LGPT3_S

#define CLKCTL_CLKCFG0_LGPT3_S   30U

§ CLKCTL_CLKCFG0_LGPT3_CLK_EN

#define CLKCTL_CLKCFG0_LGPT3_CLK_EN   0x40000000U

§ CLKCTL_CLKCFG0_LGPT3_CLK_DIS

#define CLKCTL_CLKCFG0_LGPT3_CLK_DIS   0x00000000U

§ CLKCTL_CLKCFG0_LGPT2

#define CLKCTL_CLKCFG0_LGPT2   0x20000000U

§ CLKCTL_CLKCFG0_LGPT2_M

#define CLKCTL_CLKCFG0_LGPT2_M   0x20000000U

§ CLKCTL_CLKCFG0_LGPT2_S

#define CLKCTL_CLKCFG0_LGPT2_S   29U

§ CLKCTL_CLKCFG0_LGPT2_CLK_EN

#define CLKCTL_CLKCFG0_LGPT2_CLK_EN   0x20000000U

§ CLKCTL_CLKCFG0_LGPT2_CLK_DIS

#define CLKCTL_CLKCFG0_LGPT2_CLK_DIS   0x00000000U

§ CLKCTL_CLKCFG0_LGPT1

#define CLKCTL_CLKCFG0_LGPT1   0x10000000U

§ CLKCTL_CLKCFG0_LGPT1_M

#define CLKCTL_CLKCFG0_LGPT1_M   0x10000000U

§ CLKCTL_CLKCFG0_LGPT1_S

#define CLKCTL_CLKCFG0_LGPT1_S   28U

§ CLKCTL_CLKCFG0_LGPT1_CLK_EN

#define CLKCTL_CLKCFG0_LGPT1_CLK_EN   0x10000000U

§ CLKCTL_CLKCFG0_LGPT1_CLK_DIS

#define CLKCTL_CLKCFG0_LGPT1_CLK_DIS   0x00000000U

§ CLKCTL_CLKCFG0_LGPT0

#define CLKCTL_CLKCFG0_LGPT0   0x08000000U

§ CLKCTL_CLKCFG0_LGPT0_M

#define CLKCTL_CLKCFG0_LGPT0_M   0x08000000U

§ CLKCTL_CLKCFG0_LGPT0_S

#define CLKCTL_CLKCFG0_LGPT0_S   27U

§ CLKCTL_CLKCFG0_LGPT0_CLK_EN

#define CLKCTL_CLKCFG0_LGPT0_CLK_EN   0x08000000U

§ CLKCTL_CLKCFG0_LGPT0_CLK_DIS

#define CLKCTL_CLKCFG0_LGPT0_CLK_DIS   0x00000000U

§ CLKCTL_CLKCFG0_DMA

#define CLKCTL_CLKCFG0_DMA   0x00020000U

§ CLKCTL_CLKCFG0_DMA_M

#define CLKCTL_CLKCFG0_DMA_M   0x00020000U

§ CLKCTL_CLKCFG0_DMA_S

#define CLKCTL_CLKCFG0_DMA_S   17U

§ CLKCTL_CLKCFG0_DMA_CLK_EN

#define CLKCTL_CLKCFG0_DMA_CLK_EN   0x00020000U

§ CLKCTL_CLKCFG0_DMA_CLK_DIS

#define CLKCTL_CLKCFG0_DMA_CLK_DIS   0x00000000U

§ CLKCTL_CLKCFG0_LAES

#define CLKCTL_CLKCFG0_LAES   0x00010000U

§ CLKCTL_CLKCFG0_LAES_M

#define CLKCTL_CLKCFG0_LAES_M   0x00010000U

§ CLKCTL_CLKCFG0_LAES_S

#define CLKCTL_CLKCFG0_LAES_S   16U

§ CLKCTL_CLKCFG0_LAES_CLK_EN

#define CLKCTL_CLKCFG0_LAES_CLK_EN   0x00010000U

§ CLKCTL_CLKCFG0_LAES_CLK_DIS

#define CLKCTL_CLKCFG0_LAES_CLK_DIS   0x00000000U

§ CLKCTL_CLKCFG0_ADC0

#define CLKCTL_CLKCFG0_ADC0   0x00004000U

§ CLKCTL_CLKCFG0_ADC0_M

#define CLKCTL_CLKCFG0_ADC0_M   0x00004000U

§ CLKCTL_CLKCFG0_ADC0_S

#define CLKCTL_CLKCFG0_ADC0_S   14U

§ CLKCTL_CLKCFG0_ADC0_CLK_EN

#define CLKCTL_CLKCFG0_ADC0_CLK_EN   0x00004000U

§ CLKCTL_CLKCFG0_ADC0_CLK_DIS

#define CLKCTL_CLKCFG0_ADC0_CLK_DIS   0x00000000U

§ CLKCTL_CLKCFG0_SPI0

#define CLKCTL_CLKCFG0_SPI0   0x00000400U

§ CLKCTL_CLKCFG0_SPI0_M

#define CLKCTL_CLKCFG0_SPI0_M   0x00000400U

§ CLKCTL_CLKCFG0_SPI0_S

#define CLKCTL_CLKCFG0_SPI0_S   10U

§ CLKCTL_CLKCFG0_SPI0_CLK_EN

#define CLKCTL_CLKCFG0_SPI0_CLK_EN   0x00000400U

§ CLKCTL_CLKCFG0_SPI0_CLK_DIS

#define CLKCTL_CLKCFG0_SPI0_CLK_DIS   0x00000000U

§ CLKCTL_CLKCFG0_I2C0

#define CLKCTL_CLKCFG0_I2C0   0x00000040U

§ CLKCTL_CLKCFG0_I2C0_M

#define CLKCTL_CLKCFG0_I2C0_M   0x00000040U

§ CLKCTL_CLKCFG0_I2C0_S

#define CLKCTL_CLKCFG0_I2C0_S   6U

§ CLKCTL_CLKCFG0_I2C0_CLK_EN

#define CLKCTL_CLKCFG0_I2C0_CLK_EN   0x00000040U

§ CLKCTL_CLKCFG0_I2C0_CLK_DIS

#define CLKCTL_CLKCFG0_I2C0_CLK_DIS   0x00000000U

§ CLKCTL_CLKCFG0_UART0

#define CLKCTL_CLKCFG0_UART0   0x00000004U

§ CLKCTL_CLKCFG0_UART0_M

#define CLKCTL_CLKCFG0_UART0_M   0x00000004U

§ CLKCTL_CLKCFG0_UART0_S

#define CLKCTL_CLKCFG0_UART0_S   2U

§ CLKCTL_CLKCFG0_UART0_CLK_EN

#define CLKCTL_CLKCFG0_UART0_CLK_EN   0x00000004U

§ CLKCTL_CLKCFG0_UART0_CLK_DIS

#define CLKCTL_CLKCFG0_UART0_CLK_DIS   0x00000000U

§ CLKCTL_CLKCFG0_LRFD

#define CLKCTL_CLKCFG0_LRFD   0x00000002U

§ CLKCTL_CLKCFG0_LRFD_M

#define CLKCTL_CLKCFG0_LRFD_M   0x00000002U

§ CLKCTL_CLKCFG0_LRFD_S

#define CLKCTL_CLKCFG0_LRFD_S   1U

§ CLKCTL_CLKCFG0_LRFD_CLK_EN

#define CLKCTL_CLKCFG0_LRFD_CLK_EN   0x00000002U

§ CLKCTL_CLKCFG0_LRFD_CLK_DIS

#define CLKCTL_CLKCFG0_LRFD_CLK_DIS   0x00000000U

§ CLKCTL_CLKCFG0_GPIO

#define CLKCTL_CLKCFG0_GPIO   0x00000001U

§ CLKCTL_CLKCFG0_GPIO_M

#define CLKCTL_CLKCFG0_GPIO_M   0x00000001U

§ CLKCTL_CLKCFG0_GPIO_S

#define CLKCTL_CLKCFG0_GPIO_S   0U

§ CLKCTL_CLKCFG0_GPIO_CLK_EN

#define CLKCTL_CLKCFG0_GPIO_CLK_EN   0x00000001U

§ CLKCTL_CLKCFG0_GPIO_CLK_DIS

#define CLKCTL_CLKCFG0_GPIO_CLK_DIS   0x00000000U

§ CLKCTL_CLKENSET0_LGPT3

#define CLKCTL_CLKENSET0_LGPT3   0x40000000U

§ CLKCTL_CLKENSET0_LGPT3_M

#define CLKCTL_CLKENSET0_LGPT3_M   0x40000000U

§ CLKCTL_CLKENSET0_LGPT3_S

#define CLKCTL_CLKENSET0_LGPT3_S   30U

§ CLKCTL_CLKENSET0_LGPT3_CLK_SET

#define CLKCTL_CLKENSET0_LGPT3_CLK_SET   0x40000000U

§ CLKCTL_CLKENSET0_LGPT3_CLK_UNCHGD

#define CLKCTL_CLKENSET0_LGPT3_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENSET0_LGPT2

#define CLKCTL_CLKENSET0_LGPT2   0x20000000U

§ CLKCTL_CLKENSET0_LGPT2_M

#define CLKCTL_CLKENSET0_LGPT2_M   0x20000000U

§ CLKCTL_CLKENSET0_LGPT2_S

#define CLKCTL_CLKENSET0_LGPT2_S   29U

§ CLKCTL_CLKENSET0_LGPT2_CLK_SET

#define CLKCTL_CLKENSET0_LGPT2_CLK_SET   0x20000000U

§ CLKCTL_CLKENSET0_LGPT2_CLK_UNCHGD

#define CLKCTL_CLKENSET0_LGPT2_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENSET0_LGPT1

#define CLKCTL_CLKENSET0_LGPT1   0x10000000U

§ CLKCTL_CLKENSET0_LGPT1_M

#define CLKCTL_CLKENSET0_LGPT1_M   0x10000000U

§ CLKCTL_CLKENSET0_LGPT1_S

#define CLKCTL_CLKENSET0_LGPT1_S   28U

§ CLKCTL_CLKENSET0_LGPT1_CLK_SET

#define CLKCTL_CLKENSET0_LGPT1_CLK_SET   0x10000000U

§ CLKCTL_CLKENSET0_LGPT1_CLK_UNCHGD

#define CLKCTL_CLKENSET0_LGPT1_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENSET0_LGPT0

#define CLKCTL_CLKENSET0_LGPT0   0x08000000U

§ CLKCTL_CLKENSET0_LGPT0_M

#define CLKCTL_CLKENSET0_LGPT0_M   0x08000000U

§ CLKCTL_CLKENSET0_LGPT0_S

#define CLKCTL_CLKENSET0_LGPT0_S   27U

§ CLKCTL_CLKENSET0_LGPT0_CLK_SET

#define CLKCTL_CLKENSET0_LGPT0_CLK_SET   0x08000000U

§ CLKCTL_CLKENSET0_LGPT0_CLK_UNCHGD

#define CLKCTL_CLKENSET0_LGPT0_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENSET0_DMA

#define CLKCTL_CLKENSET0_DMA   0x00020000U

§ CLKCTL_CLKENSET0_DMA_M

#define CLKCTL_CLKENSET0_DMA_M   0x00020000U

§ CLKCTL_CLKENSET0_DMA_S

#define CLKCTL_CLKENSET0_DMA_S   17U

§ CLKCTL_CLKENSET0_DMA_CLK_SET

#define CLKCTL_CLKENSET0_DMA_CLK_SET   0x00020000U

§ CLKCTL_CLKENSET0_DMA_CLK_UNCHGD

#define CLKCTL_CLKENSET0_DMA_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENSET0_LAES

#define CLKCTL_CLKENSET0_LAES   0x00010000U

§ CLKCTL_CLKENSET0_LAES_M

#define CLKCTL_CLKENSET0_LAES_M   0x00010000U

§ CLKCTL_CLKENSET0_LAES_S

#define CLKCTL_CLKENSET0_LAES_S   16U

§ CLKCTL_CLKENSET0_LAES_CLK_SET

#define CLKCTL_CLKENSET0_LAES_CLK_SET   0x00010000U

§ CLKCTL_CLKENSET0_LAES_CLK_UNCHGD

#define CLKCTL_CLKENSET0_LAES_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENSET0_ADC0

#define CLKCTL_CLKENSET0_ADC0   0x00004000U

Referenced by enableADC().

§ CLKCTL_CLKENSET0_ADC0_M

#define CLKCTL_CLKENSET0_ADC0_M   0x00004000U

§ CLKCTL_CLKENSET0_ADC0_S

#define CLKCTL_CLKENSET0_ADC0_S   14U

§ CLKCTL_CLKENSET0_ADC0_CLK_SET

#define CLKCTL_CLKENSET0_ADC0_CLK_SET   0x00004000U

§ CLKCTL_CLKENSET0_ADC0_CLK_UNCHGD

#define CLKCTL_CLKENSET0_ADC0_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENSET0_SPI0

#define CLKCTL_CLKENSET0_SPI0   0x00000400U

§ CLKCTL_CLKENSET0_SPI0_M

#define CLKCTL_CLKENSET0_SPI0_M   0x00000400U

§ CLKCTL_CLKENSET0_SPI0_S

#define CLKCTL_CLKENSET0_SPI0_S   10U

§ CLKCTL_CLKENSET0_SPI0_CLK_SET

#define CLKCTL_CLKENSET0_SPI0_CLK_SET   0x00000400U

§ CLKCTL_CLKENSET0_SPI0_CLK_UNCHGD

#define CLKCTL_CLKENSET0_SPI0_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENSET0_I2C0

#define CLKCTL_CLKENSET0_I2C0   0x00000040U

§ CLKCTL_CLKENSET0_I2C0_M

#define CLKCTL_CLKENSET0_I2C0_M   0x00000040U

§ CLKCTL_CLKENSET0_I2C0_S

#define CLKCTL_CLKENSET0_I2C0_S   6U

§ CLKCTL_CLKENSET0_I2C0_CLK_SET

#define CLKCTL_CLKENSET0_I2C0_CLK_SET   0x00000040U

§ CLKCTL_CLKENSET0_I2C0_CLK_UNCHGD

#define CLKCTL_CLKENSET0_I2C0_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENSET0_UART0

#define CLKCTL_CLKENSET0_UART0   0x00000004U

§ CLKCTL_CLKENSET0_UART0_M

#define CLKCTL_CLKENSET0_UART0_M   0x00000004U

§ CLKCTL_CLKENSET0_UART0_S

#define CLKCTL_CLKENSET0_UART0_S   2U

§ CLKCTL_CLKENSET0_UART0_CLK_SET

#define CLKCTL_CLKENSET0_UART0_CLK_SET   0x00000004U

§ CLKCTL_CLKENSET0_UART0_CLK_UNCHGD

#define CLKCTL_CLKENSET0_UART0_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENSET0_LRFD

#define CLKCTL_CLKENSET0_LRFD   0x00000002U

Referenced by LRFDApplyClockDependencies().

§ CLKCTL_CLKENSET0_LRFD_M

#define CLKCTL_CLKENSET0_LRFD_M   0x00000002U

§ CLKCTL_CLKENSET0_LRFD_S

#define CLKCTL_CLKENSET0_LRFD_S   1U

§ CLKCTL_CLKENSET0_LRFD_CLK_SET

#define CLKCTL_CLKENSET0_LRFD_CLK_SET   0x00000002U

§ CLKCTL_CLKENSET0_LRFD_CLK_UNCHGD

#define CLKCTL_CLKENSET0_LRFD_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENSET0_GPIO

#define CLKCTL_CLKENSET0_GPIO   0x00000001U

§ CLKCTL_CLKENSET0_GPIO_M

#define CLKCTL_CLKENSET0_GPIO_M   0x00000001U

§ CLKCTL_CLKENSET0_GPIO_S

#define CLKCTL_CLKENSET0_GPIO_S   0U

§ CLKCTL_CLKENSET0_GPIO_CLK_SET

#define CLKCTL_CLKENSET0_GPIO_CLK_SET   0x00000001U

§ CLKCTL_CLKENSET0_GPIO_CLK_UNCHGD

#define CLKCTL_CLKENSET0_GPIO_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENCLR0_LGPT3

#define CLKCTL_CLKENCLR0_LGPT3   0x40000000U

§ CLKCTL_CLKENCLR0_LGPT3_M

#define CLKCTL_CLKENCLR0_LGPT3_M   0x40000000U

§ CLKCTL_CLKENCLR0_LGPT3_S

#define CLKCTL_CLKENCLR0_LGPT3_S   30U

§ CLKCTL_CLKENCLR0_LGPT3_CLK_CLR

#define CLKCTL_CLKENCLR0_LGPT3_CLK_CLR   0x40000000U

§ CLKCTL_CLKENCLR0_LGPT3_CLK_UNCHGD

#define CLKCTL_CLKENCLR0_LGPT3_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENCLR0_LGPT2

#define CLKCTL_CLKENCLR0_LGPT2   0x20000000U

§ CLKCTL_CLKENCLR0_LGPT2_M

#define CLKCTL_CLKENCLR0_LGPT2_M   0x20000000U

§ CLKCTL_CLKENCLR0_LGPT2_S

#define CLKCTL_CLKENCLR0_LGPT2_S   29U

§ CLKCTL_CLKENCLR0_LGPT2_CLK_CLR

#define CLKCTL_CLKENCLR0_LGPT2_CLK_CLR   0x20000000U

§ CLKCTL_CLKENCLR0_LGPT2_CLK_UNCHGD

#define CLKCTL_CLKENCLR0_LGPT2_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENCLR0_LGPT1

#define CLKCTL_CLKENCLR0_LGPT1   0x10000000U

§ CLKCTL_CLKENCLR0_LGPT1_M

#define CLKCTL_CLKENCLR0_LGPT1_M   0x10000000U

§ CLKCTL_CLKENCLR0_LGPT1_S

#define CLKCTL_CLKENCLR0_LGPT1_S   28U

§ CLKCTL_CLKENCLR0_LGPT1_CLK_CLR

#define CLKCTL_CLKENCLR0_LGPT1_CLK_CLR   0x10000000U

§ CLKCTL_CLKENCLR0_LGPT1_CLK_UNCHGD

#define CLKCTL_CLKENCLR0_LGPT1_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENCLR0_LGPT0

#define CLKCTL_CLKENCLR0_LGPT0   0x08000000U

§ CLKCTL_CLKENCLR0_LGPT0_M

#define CLKCTL_CLKENCLR0_LGPT0_M   0x08000000U

§ CLKCTL_CLKENCLR0_LGPT0_S

#define CLKCTL_CLKENCLR0_LGPT0_S   27U

§ CLKCTL_CLKENCLR0_LGPT0_CLK_CLR

#define CLKCTL_CLKENCLR0_LGPT0_CLK_CLR   0x08000000U

§ CLKCTL_CLKENCLR0_LGPT0_CLK_UNCHGD

#define CLKCTL_CLKENCLR0_LGPT0_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENCLR0_DMA

#define CLKCTL_CLKENCLR0_DMA   0x00020000U

§ CLKCTL_CLKENCLR0_DMA_M

#define CLKCTL_CLKENCLR0_DMA_M   0x00020000U

§ CLKCTL_CLKENCLR0_DMA_S

#define CLKCTL_CLKENCLR0_DMA_S   17U

§ CLKCTL_CLKENCLR0_DMA_CLK_CLR

#define CLKCTL_CLKENCLR0_DMA_CLK_CLR   0x00020000U

§ CLKCTL_CLKENCLR0_DMA_CLK_UNCHGD

#define CLKCTL_CLKENCLR0_DMA_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENCLR0_LAES

#define CLKCTL_CLKENCLR0_LAES   0x00010000U

§ CLKCTL_CLKENCLR0_LAES_M

#define CLKCTL_CLKENCLR0_LAES_M   0x00010000U

§ CLKCTL_CLKENCLR0_LAES_S

#define CLKCTL_CLKENCLR0_LAES_S   16U

§ CLKCTL_CLKENCLR0_LAES_CLK_CLR

#define CLKCTL_CLKENCLR0_LAES_CLK_CLR   0x00010000U

§ CLKCTL_CLKENCLR0_LAES_CLK_UNCHGD

#define CLKCTL_CLKENCLR0_LAES_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENCLR0_ADC0

#define CLKCTL_CLKENCLR0_ADC0   0x00004000U

Referenced by TempDiodeGetTemp().

§ CLKCTL_CLKENCLR0_ADC0_M

#define CLKCTL_CLKENCLR0_ADC0_M   0x00004000U

§ CLKCTL_CLKENCLR0_ADC0_S

#define CLKCTL_CLKENCLR0_ADC0_S   14U

§ CLKCTL_CLKENCLR0_ADC0_CLK_CLR

#define CLKCTL_CLKENCLR0_ADC0_CLK_CLR   0x00004000U

§ CLKCTL_CLKENCLR0_ADC0_CLK_UNCHGD

#define CLKCTL_CLKENCLR0_ADC0_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENCLR0_SPI0

#define CLKCTL_CLKENCLR0_SPI0   0x00000400U

§ CLKCTL_CLKENCLR0_SPI0_M

#define CLKCTL_CLKENCLR0_SPI0_M   0x00000400U

§ CLKCTL_CLKENCLR0_SPI0_S

#define CLKCTL_CLKENCLR0_SPI0_S   10U

§ CLKCTL_CLKENCLR0_SPI0_CLK_CLR

#define CLKCTL_CLKENCLR0_SPI0_CLK_CLR   0x00000400U

§ CLKCTL_CLKENCLR0_SPI0_CLK_UNCHGD

#define CLKCTL_CLKENCLR0_SPI0_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENCLR0_I2C0

#define CLKCTL_CLKENCLR0_I2C0   0x00000040U

§ CLKCTL_CLKENCLR0_I2C0_M

#define CLKCTL_CLKENCLR0_I2C0_M   0x00000040U

§ CLKCTL_CLKENCLR0_I2C0_S

#define CLKCTL_CLKENCLR0_I2C0_S   6U

§ CLKCTL_CLKENCLR0_I2C0_CLK_CLR

#define CLKCTL_CLKENCLR0_I2C0_CLK_CLR   0x00000040U

§ CLKCTL_CLKENCLR0_I2C0_CLK_UNCHGD

#define CLKCTL_CLKENCLR0_I2C0_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENCLR0_UART0

#define CLKCTL_CLKENCLR0_UART0   0x00000004U

§ CLKCTL_CLKENCLR0_UART0_M

#define CLKCTL_CLKENCLR0_UART0_M   0x00000004U

§ CLKCTL_CLKENCLR0_UART0_S

#define CLKCTL_CLKENCLR0_UART0_S   2U

§ CLKCTL_CLKENCLR0_UART0_CLK_CLR

#define CLKCTL_CLKENCLR0_UART0_CLK_CLR   0x00000004U

§ CLKCTL_CLKENCLR0_UART0_CLK_UNCHGD

#define CLKCTL_CLKENCLR0_UART0_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENCLR0_LRFD

#define CLKCTL_CLKENCLR0_LRFD   0x00000002U

Referenced by LRFDApplyClockDependencies().

§ CLKCTL_CLKENCLR0_LRFD_M

#define CLKCTL_CLKENCLR0_LRFD_M   0x00000002U

§ CLKCTL_CLKENCLR0_LRFD_S

#define CLKCTL_CLKENCLR0_LRFD_S   1U

§ CLKCTL_CLKENCLR0_LRFD_CLK_CLR

#define CLKCTL_CLKENCLR0_LRFD_CLK_CLR   0x00000002U

§ CLKCTL_CLKENCLR0_LRFD_CLK_UNCHGD

#define CLKCTL_CLKENCLR0_LRFD_CLK_UNCHGD   0x00000000U

§ CLKCTL_CLKENCLR0_GPIO

#define CLKCTL_CLKENCLR0_GPIO   0x00000001U

§ CLKCTL_CLKENCLR0_GPIO_M

#define CLKCTL_CLKENCLR0_GPIO_M   0x00000001U

§ CLKCTL_CLKENCLR0_GPIO_S

#define CLKCTL_CLKENCLR0_GPIO_S   0U

§ CLKCTL_CLKENCLR0_GPIO_CLK_CLR

#define CLKCTL_CLKENCLR0_GPIO_CLK_CLR   0x00000001U

§ CLKCTL_CLKENCLR0_GPIO_CLK_UNCHGD

#define CLKCTL_CLKENCLR0_GPIO_CLK_UNCHGD   0x00000000U

§ CLKCTL_STBYPTR_VAL_W

#define CLKCTL_STBYPTR_VAL_W   32U

§ CLKCTL_STBYPTR_VAL_M

#define CLKCTL_STBYPTR_VAL_M   0xFFFFFFFFU

§ CLKCTL_STBYPTR_VAL_S

#define CLKCTL_STBYPTR_VAL_S   0U

§ CLKCTL_STBYPTR_VAL_MIN

#define CLKCTL_STBYPTR_VAL_MIN   0x00000000U

§ CLKCTL_IDLECFG_MODE

#define CLKCTL_IDLECFG_MODE   0x00000001U

§ CLKCTL_IDLECFG_MODE_M

#define CLKCTL_IDLECFG_MODE_M   0x00000001U

§ CLKCTL_IDLECFG_MODE_S

#define CLKCTL_IDLECFG_MODE_S   0U

§ CLKCTL_IDLECFG_MODE_LDO_OFF

#define CLKCTL_IDLECFG_MODE_LDO_OFF   0x00000001U

§ CLKCTL_IDLECFG_MODE_LDO_ON

#define CLKCTL_IDLECFG_MODE_LDO_ON   0x00000000U